多基地雷达中的时间和频率同步GPS信号有无对运用GPS基准的影响

本文研究了在多基雷达中使用基于GPS的时间和频率基准的有关问题，测试了几个包含民用GPS接收机的参考基准设备。当接收到稳定的GPS信号时，可以观测到能导致距离误差的1PPS起伏误差；当接收不到GPS信号时，对其参考基准信号的输出控制将依赖于参考基准设备本身的稳定性。所能观测到的频率漂移和相应的时间偏差取决于参考基准的质量。结论是，在长时间缺少同步时，稳定的铷基准信号可以给出可靠的同步信号输出。     

一种高精度GPS/GLONASS同步时钟锁相环

本文给出了一种可用于移动通信设备的高精度的时钟同步解决方案，外同步源来自GPS或GLONASS接收信号，CPU系统读入数字鉴相器输出相差，通过时间步长由小增大的方式调整恒温晶振的调谐电压，结果获得很高的同步精度。     

基于多相滤波的数字接收机的FPGA实现

给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度。整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字（PDW）,经FPGA时序仿真结果验证了算法模型的正确性和有效性。     

基于FPGA多通道多带宽多速率DDC设计

数字阵列雷达的核心内容之一是单元级回波信号中频或射频数字化后,在数字域进行幅/相加权实现接收数字波束形成,并具有灵活的波束调度和更好的抗有源干扰的性能,基于多通道数字化接收机的数字阵列模块是数字阵列雷达的关键模块。论述了数字阵列模块内部基于FPGA的多通道、多带宽、多速率数字下变频设计,包括方案设计、仿真设计和工程化设计,同时给出了设计结果,该设计方法可应用于多通道数字化接收机设计。     

一种极化雷达校准信号源的设计与实现

为了校准极化雷达的接收通道,设计并实现了一种基于DDS软件编程技术的极化雷达校准信号源系统。给出了主要的硬件电路和软件设计方案。该系统将FPGA技术与DDS技术结合,在FPGA内部软件编程实现改进的DDS模块,充分利用了FPGA作为大规模芯片的资源优势和高速运算能力。系统能够产生高精度且稳定的任意雷达校准信号,可满足极化雷达标校的应用。     

基于可编程逻辑电路的相机高精度同步信号研究

介绍了一种相机曝光控制实时误差补偿外同步信号产生方法.系统由一系列硬件和软件组成,硬件包括通用GPS接收设备、信号接收整理模块和外同步信号相机电平匹配化模块;软件包括设计在可编程逻辑电路中的外同步信号频率生成与调整模块及外同步信号误差分析与调整模块、外同步信号生成模块及外同步信号相机逻辑匹配化模块.GPS接收设备接收卫星信号并实时输出时间B码,信号接收整理模块将时间B码整理成可编程逻辑器件可以接收的电平信号,可编程逻辑器件通过一系列处理模块生成目标相机的外同步信号,随后外同步信号相机电平匹配化模块将外同步信号整理成相机匹配的电平信号来控制相机曝光.实践证明所提方法可以在不添加额外器件的情况下实现相机曝光时间的实时精确控制,将连续成像的图像序列在时间上的精度从通常的数十微秒级提高到单微秒级.     

雷达接收机故障诊断辅助系统的设计研究

为了提高雷达接收机故障诊断的速度和精度,快速准确地排除接收机故障,设计出雷达接收机离线故障诊断辅助系统。该系统使用嵌入式微处理器智能控制,结合大规模集成电路现场可编程门阵列（FPGA）,可产生模拟雷达中频回波信号,使雷达接收机在仿真环境中工作,以便于维修人员进行故障检测分析。该系统已经应用于某型雷达检测仪。     

新型高授时精度时码终端系统设计

为获取高准确度的时间信息和同步频率信号,基于MSP430单片机和FPGA的时统终端系统的设计,实现对IRIG-B码和GPS时间信息的解调,同时提供各种不同频率的同步信号.针对GPS接收机输出定时信号存在的抖动,采用平滑滤波、驯服等技术,系统外同步精度提高到100ns,增强了系统的精度和稳定度.     

相控阵雷达幅度加权接收系统的噪声分析

基于相控阵雷达接收系统的等效转换，在某相控阵雷达接收天线阵幅度加权情况下，对其通道信号与噪声进行了计算和仿真，并给出了实际测试数据。通过对幅度加权不同和接收机前后级增益不同的信噪比进行分析，发现选择不同的幅度加权和不同的接收机前后级增益，对雷达的系统性能有较大的影响。     

机载高重频PD雷达接收机及信号处理系统仿真研究

介绍某机载高重频PD雷达接收机和信号处理系统的基本技术思路、仿真系统组成结构及仿真处理流程，并利用matlab进行了仿真，给出了主要模块的输出波形及整个雷达系统的检测概率、虚警概率和均方误差等性能参数。     

基于DDS的同步相位信号源的设计

针对重离子加速器(HIRFL)的低电平相幅稳定系统,设计了以同步置位直接数字频率合成器(DDS)技术为基础的同步相位信号源作为系统的不同频、严相位的基准信号源。以FPGA芯片为核心,采用VHDL语言设计各功能模块,简化了设计过程,便于升级。经过电路设计、模块仿真和现场测试,验证了设计的正确性。测试结果表明:该系统具有可靠性高、精度高、稳定度高、频率范围宽、便于控制等优点。     

基于FPGA的四象限探测器信号处理板设计

针对激光半主动导引头四象限探测器对回波窄脉冲信号高精度同步采样需求,设计了一款基于FPGA的四象限探测器信号处理板。该设计主要包括峰值检测模块、触发模块和FPGA模块。探测器前端板输出信号经峰值检测模块自动获取峰值电压后,由ADC实现模数变换,在FPGA内进行目标位置解算并形成制导指令上传至飞控板。其核心设计峰值检测模块,解决了窄脉冲信号峰值捕获的难题。实验表明,该设计输出波形稳定,且输出与输入具有良好的线性关系,最大相对误差小于4,通道一致性高于98,满足四象限探测器读出需求;与现有两款峰值检测模块进行性能对比,表明该设计性能表现良好。     

通用载波同步模块的设计与实现

通信系统能否有效、可靠地工作,很大程度上依赖于有无良好的载波同步模块。阐述了某通用解调器中载波同步模块的设计与实现,主要由相位旋转器、鉴相器、环路滤波器、NCO（数字振荡器）等组成,可适用于MPSK（多进制相移键控）、MQAM（多进制正交幅度调制）等多种调制信号。然后针对特定的环路滤波器参数进行了计算机仿真,并给出了相应的FPGA（现场可编程门阵列）设计与硬件实现结果。     

基于FPGA的全数字锁相环设计与实现

针对模拟锁相环抗干扰能力差、可靠性不高,生产成本过高的弱点,采用Verilog编程语言,通过Quartus ii软件仿真,设计了一款基于FPGA的全数字锁相环。该锁相环能对输入数字信号进行快速地位同步时钟提取,并已经应用于以Altera公司生产的Cyclone iii系列FPGA芯片[1]为核心的软件无线电硬件平台的时钟同步提取当中。     

超宽带多发多收雷达系统的信号源设计及实现

多发多收超宽带雷达和通信系统是当今研发热点,国内外多有相关报道,而信号源的设计及实现是其关键技术之一。目前用扩频模块来实现GHz 脉冲信号的信号源,结构复杂、成本高。对此,设计和制作了一款由可编程逻辑器件FPGA 和DDS 芯片组成并产生GHz 脉冲信号的信号源,其核心是ADI公司的DDS芯片AD9914和Xilinx公司的Kintex-7系列FPGA芯片作控制芯片,此信号源获得了高达1.4 GHz的大带宽多通道同步雷达脉冲信号,频率切换时间达到ns级,且频率、相位和幅值都可控,其性能在国内具有先进性,并具有实际应用价值。     

基于FPGA的高精度守时方法研究

提出一种基于现场可编程门阵列(FPGA)的高精度守时方法,以统计学为基准,结合高精度恒温晶振和北斗/GPS双模接收器产生同步标准秒脉冲信号。当授时系统导航卫星失连,系统根据存储晶振脉冲数计算出均值和方差,动态设置系统晶振脉冲计数器阈值从而模拟产生高精度秒脉冲信号,消除晶振累积误差。实验结果表明,1h内授时系统守时误差小于250ns,可满足授时系统在电力、靶场等系统中的守时要求。     

基于零序电流相位法的配电网故障定位

该文根据零序电流相位法故障定位的原理,简单介绍了其定段方法。对整体系统的构成及实现进行了概述,其中零序电流的采集,主要是通过GPS秒脉冲进行同步采样,并建立了GPS时间与电流相位的关系;然后将得到的时间相位信息经无线通信模块实现数据的传输。采用零序电流相位进行故障定位,直接利用故障时产生的电流信号,避免了外加信号对系统运行的附加影响,增强了其可靠性;另外,基于MATLAB的仿真模型实验也证明了该方法的可行性。