经改造的DDS功能用作波物率发生器

一般情况下,可以用一个现有的振荡器,为一个UART产生一个波特率时钟.振荡器频率必须作分频,而分频会带来波特率误差.表1表示当用一个8 MHz晶振和一个普通的二进制分频器生成特率时,产生误差的百分比.     

单片机硬件、软件及其应用讲座(5) 第四讲 指令时序与指令系统(上)

<正> 指令时序 时钟振荡器电路产生的时钟信号,经内部4分频后形成4个不重叠的方波信号Q1～Q4,叫作4个节拍。由4个节拍构成一个“指令周期”,所以,一个指令周期内部包含4个时钟周期,如图1所示。     

一种用于TRIAC导通角测量的时钟振荡电路

基于0.5 μm BCD 工艺,设计了一种频率可调的时钟振荡器。通过环路控制,该振荡器的频率可以跟随输入线电压频率的变化,二者之间满足定量关系。在TRIAC调光的LED驱动芯片中,随输入线电压频率变化的振荡器能够为导通角测量技术提供可靠的基础时钟。HSPICE仿真结果表明,输入线电压在50～60 Hz范围内变化时,振荡器的频率可有效跟随其变化,误差小于2%。     

短波段频率合成器的设计与调试

设计了基于锁相环的短波段正弦信号合成器,其工作原理为原始的正弦波输出信号由压控振荡器产生,经芯片分频输出一个低频方波信号,参考信号采用Q值较高的晶体产生,然后输出到芯片的分频,在芯片内部输出一个低频方波信号,两路低频方波信号同时由芯片内部的数字鉴相器进行比相,输出一个反映相位误差值的双路差分电压信号到有源环路低通滤波器,经它滤波形成近似直流的信号,控制压控振荡器的变容管反相偏置电压来调整振荡频率。仿真结果达到预期要求。     

1.2V低功耗时钟发生器设计

基于整数分频锁相环结构实现的时钟发生器,该时钟发生器采用低功耗、低抖动技术,在SMIC 65 nm CMOS工艺上实现。电路使用1.2 V单一电源电压,并在片上集成了环路滤波器。其中,振荡器为电流控制、全差分结构的五级环形振荡器。该信号发生器可以产生的时钟频率范围为12.5～800MHz,工作在800 MHz时所需的功耗为1.54 mW,输出时钟的周期抖动为:pk-pk=75 ps,rms=8.6 ps;Cycle-to-Cycle抖动为:pk-pk=132 ps,rms=14.1 ps。电路的面积为84μm2。     

高性能振荡器加快仿真时间

脉冲宽度调制器(PWM)电路通常使用一个内部锯齿波电路,在大多数时间内专用于产生开关周期。这些周期的宽度取决于误差信号的强度。在大多数PWM控制器的SPICE仿真中,一个简单的PULSE语句通常足以产生一个固定的频率模式。但是,现代的控制器使PULSE关键词在下述情况下难以实现:* 不能停止PULSE发生器:在一些电路中,内部跳越周期或短路时的锁定功能可以阻止控制器产生开关脉冲。从本质上说,振荡器通常不能提供最低电流消耗。有了PULSE关键词,便可以停止提供脉冲(如通过一个与门),但时钟发生器将继续工作,通过减少时间步长大大增加…     

基于FPGA的高重频激光模拟器频率控制

由于高重频激光模拟器激光频率变化范围大、精度高,通常采用的计数器分频固定频率时钟的方法无法满足系统要求．本文设计了一种基于FPGA片内PLL＋数据库的实现方式,通过分频变频时钟可以大幅度提高激光频率在变化范围内的精度。     

可配置非幂方分频器的全新设计方法

本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器,采用这种全新思路设计的非幂方分频器分频范围很宽,分频输出对后续分频支持好,非常适用于通讯接口中的波特率时钟设计.此外,这种设计思路对系统定时电路和节拍控制电路设计也有一定的借鉴意义.     

利用实时时钟IC RV5C338A实现用软件校正时间

概述 我们知道,实时时钟IC一般把它产生的时间信号传递给微处理器等一类器件,作为它们的时钟信号。通常,由频率为32.768kHz晶振产生时钟信号,将该时钟信号进行1/2~(15)分频后形成秒信号,由时钟计数器对秒信号进行计数。 既然是处理时间信号,它的精度就成为人们十分关心的事情。晶体振荡器具有很高的频率精度,与RC振荡器和陶瓷振荡器相比,其精度要高两个数量级以上。另外同一型号产品之间的离散性也比较小,在常温下只有±20ppm的偏     

时钟发生器芯片

时钟发生器AD955l可在多标准网络和通信基础设施系统中简化时钟设计，并减少对振荡器需求。AD9551时钟发生器采用一个新型的简化架构，它可以生成并转换多倍精度的网络时钟频率，使之能够替换多达5个振荡器。振荡器支持前向纠错（FEC）、延时、切换及精确频率生成功能等网络交换机、路由器及线卡中重要的功能特性，并提供一个串行外围接口（SPI）端口，其可选管脚的预设除法器数值用来提供一个频率比的分配，     

为时钟源编程的计算机并行端口

本设计实例说明如何将Linear Technology公司的LTC6903可编程振荡器作为时钟源应用在直接数字合成、数据转换、开关电容滤波、时钟和压控振荡器等电路中。LTC6903可由2．7V～5．5V的电源供电工作，功耗适中，可产生频率范围为1kHz～68MHz时钟信号。LTC6903在这一频率范围内的典型频率误差和分辨率分别为1．1和0．1％。     

一种新型的X波段雷达接收机频率源设计

本文介绍了一种新型的X波段低杂散、低相噪频率源设计方法。设计主要采用ADI公司生产的AD9914芯片,采用其低杂散,低相噪以及时钟分配器和可编程等特性,直接合成DDS输出频率（360～560 MHz多点跳频）。将DDS输出频率与倍频振荡器产生的频率通过混频产生一本振频率;再将倍频振荡器产生的2.4 GHz与1.1 GHz混频、滤波、放大产生采样时钟频率;系统时钟频率均由2.4 GHz分频、滤波、放大、功分产生。文章详细分析了直接合成频率源具有良好的低杂散、低相噪性能。     

用电压控制占空比的振荡器

图1是经典的Colpitts振荡器电路,它生成一个有固定占空比的时钟信号。用一个电压比较器代替其中的CMOS反相器门（图2）,就可以获得一个更多功能和更有用的时钟发生器。不仅可以设定它的振荡频率,还可以设定占空比。     

一种多时钟系统的设计

在实际应用中,我们经常需要多个不同的时钟频率,一般是从一个精确度很高的基准时钟,经过倍频与分频处理来得到各个不同的时钟频率信号。本文采用了一块ICS(IntegratedCircuit Systems)公司的专用PLL(锁相环)芯片ICS525-02结合一块FPGA(现场可编程门阵列)芯片来产生我们所需的分     

基于DS1075的8051高速单片机串行通信的时钟新配置

DS1075是Dallas Semicondactor公司生产的高效振荡器（Econ Oscillator)，它内含振荡器及分频链，可为8051单片机系列提供最适合的时钟频率和很高的时钟精度。文中介绍了DS1075的基本特点，给出了利用DS1075K编程／评估板对DS1075进行编程的连接图以及DS1075与8051单片机的时钟配置连接电路。     

一种高精度时钟产生电路的设计

通过数字逻辑校准电路模块和电流镜阵列对环形振荡器的输入电流及充放电电流进行调整与控制，设计了一种频率为 2MHz 的高精度时钟产生电路，其具有时钟输出稳定性高、校准速度快，且电路结构简单的特点。采用 SMIC 0.18μm 工艺，在不同的工艺角及温度下对本电路进行了仿真，结果表明在以上各种仿真情况下时钟频率误差最大在±1%以内，且从开始校准到校准完成，最大所需时间不超过 400μs。     

数字频率合成技术在UHF电视发射机上的应用

鞍广产ＵＨＦ电视发射机中，调制器、本机振荡器均采用了具有前置固定分频器的数字式频率合成器，其中本机振荡器中的频率合成器、本地振荡器的锁相环路比较典型，这里着重分析锁相环路频率合成技术。一种较实用的具有前置固定分频器的数字式频率合成器的构成如图１。由在ＵＨＦ频段，由于工作频率很高（５００～９００ＭＨｚ），可编程分频器已不能承受这样高的工作频率，故设置分频÷Ｐ，÷Ｎ分频器是可编程的，÷Ｍ分频器用于对基准信号源分频Ｍ次得出参考频率ｆＲ。ＰＤ是鉴相器，ＬＰＦ是环路低通滤波器，ＥＲ．ＡＭＰ是误差放大器。Ｖ…     

选择合适的振荡器

今天无数电子线路和应用需要精确定时或时钟基准信号。晶体时钟振荡器极为适合这方面的许多应用。 时钟振荡器有多种封装,它的特点是电气性能规范多种多样。它有好几种不同的类型:电压控制晶体振荡器(VCXO),温度补偿晶体振荡器     

巅覆锁相回路的限制数字时钟频率兴起

在电子产品的系统设计中扮演着协调不同器件或次系统同步运作角色的时钟频率信号,以往都是由锁相回路(PhaseLockLoop,PLL)基于一个稳定的参考电压对由电压控制的振荡器进行相位锁定所产生的,在对精准度要求不太高的情况之下,一组PLL与振荡器所产生的信号可以透过除频等不同的技巧去产生多组时钟频率信号输出,例如今日的PC系统就是一个很好的例子。     

基于 VCTCXO 的高稳定度时钟设计

高稳定度时钟广泛应用于广播电视播出发射系统中。基于GPS授时功能,将GPS秒脉冲信号（1 PPS）分频处理,可大大减少随机误差,时钟用分频后的1 PPS微调,可得到高稳定度时钟。利用低成本的VCTCXO和STM32F051单片机等器件设计了一个高稳定度时钟模块,介绍了设计思路及设计过程,包括电路框图、程序流程等,经测试,频率均方误差小于2×10-9。时钟模块成本低、体积小、使用灵活,具有较高的应用价值。