基于ARM9的SD/MMC卡控制器的ASIC设计

丈章阐述了基TD-SCDMA手机数字基带芯片中SD/MMC卡控制器的工作原理与应用,利用Verilog/硬件描述语言对其实现.运用ModelSim进行了功能仿真,利用SMIC0.13微米工艺库和SYNOPSYS的EDA工具对其综合.经过FPGA验证,确保该控制器作为一个独立的IP核可嵌入到ASIC系统中,符合最新的SD1.0标准和MMC3.31标准.     

一种SD卡控制器的硬件实现

通过分析SD卡物理层规范,设计了一种采用SD总线的SD卡控制器,该控制器可以实现对于SD卡的基本控制,如:初始化SD卡、读写数据、擦除数据等操作.该控制器应用于一款采用AMBA总线的多媒体SoC芯片.该设计采用硬件描述语言(Verilog)实现,利用SYNOPSYS公司的EDA工具(VCS和DC)对该控制器进行仿真、综合,最后采用FPGA验证控制器功能正确性.本文阐述了该控制器的设计思路、模块划分以及每个模块的具体设计,最后给出仿真、综合以及FPGA验证的结果.     

基于SoC低功耗MMC卡控制器的设计

本文基于最新的MMC4.1协议,设计了一款基于AHB总线的低功耗MMC卡控制器.设计采用了高性能改进异步FIFO.针对MMC卡常用于便携式产品中的低功耗需求,采用了动态功耗管理和门控时钟技术,可降低功耗约60%;探讨了一种基于SoC高性能接口控制器电路通用体系架构,已成功应用到多种接口控制器的设计中.设计通过了仿真(NC-Verilog)、综合(DC)以及FPGA验证,嵌入到单板系统中,实现了与MMC存储卡之间的数据传输.     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

基于FPGA的步进电机控制器研究和实现

步进电机是一种将电脉冲转化为角位移的执行机构,已广泛应用于各种自动化控制系统中。为了提高对步进电机的细分要求,提出了基于FPGA控制的步进电机控制器方案。给出了用VHDL语言层次化设计各功能模块的过程,利用QuartusⅡ进行仿真,给出了仿真结果,并成功地在FPGA器件上验证了设计的可能性。采用FPGA器件和VHDL语言。只需修改模块程序参数,而无须修改硬件电路就能实现各种控制。该设计硬件结构简单可靠,可根据实践需要灵活方便进行配置。     

基于导频的OFDM系统信道估计算法研究及实现

介绍了基于导频的OFDM系统信道估计方法,对典型估计方法的算法复杂性进行了分析比较,并在此基础上给出了频域导频时域平均信道估计算法的硬件电路FPGA实现方案,对FPGA设计的主要模块进行了详细说明,以Altera的StratixⅡ芯片为平台完成仿真和综合.系统分析和FPGA电路综合结果表明:相比传统的频域信道估计算法,该算法节省资源,更利于硬件实现.     

SRAM型FPGA的SEU故障注入系统设计

在研究SRAM型FPGA配置存储器物理结构及配置结构的基础上,发现对FPGA配置文件中的帧数据进行0/1翻转可以实现配置存储器的人为翻转,从而来仿真FPGA的SEU效应.基于部分重构技术设计了一种针对SRAM型FPGA的SEU故障注入系统,通过ICAP来实现部分重构,不需要额外的硬件开销.故障注入系统在XUP XC2VP30开发板上实现,通过对三个FPGA典型设计进行SEU敏感性分析,验证了所设计系统的有效性,并验证了三模冗余的加固效果.     

AVS解码器中码流分割模块的硬件实现宰

提出一种基于AVS标准码流分割模块的硬件设计方案.简要介绍了码流分割模块的功能,根据码流特点进行硬件结构划分并重点阐述具体的硬件实现过程.采用Verilog HDL语言进行设计和仿真,实现了码流的正确解析,并与解码器其他模块结合通过了FPGA验证.仿真结果表明,整个硬件系统结构能在80 MHz时钟频率下完成30f/s(帧/秒)码流的实时解码.     

基于FPGA的便携式直扩通信系统设计与实现

本文研究了一种便携式扩频系统的实现方案。该方案基于软件无线电原理。具体讨论了系统的参数设定,给出了中频部分的实现原理以及硬件框图。在此基础上,进行了硬件平台上FPGA部分的功能实现,并对系统进行了调试。相关的仿真及硬件测试结果验证了方案的可行性。该扩频系统采用模块化设计,优点是体积小,灵活性好,低功耗,可扩展性强。     

基于FPGA的硬件蠕虫检测系统的设计与实现

分析了现有的蠕虫检测算法的优缺点,提出了基于数据包统计的蠕虫检测算法。该算法简单有效,适合硬件实现。同时设计了一个硬件蠕虫检测系统,最终在FPGA上实现,并对其进行了仿真与综合,验证了设计的正确性。本检测系统适合用于嵌入网卡,实时监测蠕虫,所以该基于FPGA的硬件蠕虫检测系统对蠕虫的检测和抑制具有积极的意义。     

H.264/AVC整数DCT变换与量化的FPGA实现

根据H.264/AVC的变换量化原理,在FPGA上设计并实现了整数变换及量化部分。首先采用层次化、模块化的思想,将系统划分为多个功能模块,降低了硬件实现的复杂度,对DCT算法进行了优化,并对量化模块采用了流水线操作,最后设计全部采用Verilog硬件描述语言实现,并用Modelsim进行功能仿真,同时实验结果通过在Xilinx公司Vertex2P系列的XC2VP30 FPGA上验证。仿真及综合结果表明,与优化之前相比,系统所需时钟周期减少了29个,最大时钟频率可达到135.498MHz,为H.264标准的硬件实现提供了参考。     

基于FPGA的通信系统基带验证平台的设计

本文提出了一种基于FPGA的通信系统基带验证平台的设计方案.该平台采用两片高性能三百万门级的FPGA器件和高速模数/数模转换器,为通信系统的基带设计提供了一个硬件实现和算法验证平台.     

基于FPGA的便携式直扩通信系统设计与实现

文章研究了一种便携式扩频系统的实现方案。该方案基于软件无线电原理。具体讨论了系统的参数设定，给出了中频部分的实现原理以及硬件框图。在此基础上，进行了硬件平台上FPGA部分的功能实现，并对系统进行了调试。相关的仿真及硬件测试结果验证了方案的可行性。该扩频系统采用模块化设计，优点是体积小，灵活性好，低功耗，可扩展性强。     

FPGA在小卫星姿态控制系统中的应用

为了提高卫星姿态控制的运行速度,减轻星栽计算机的负担,提出了一种基于FPGA实现卫星姿态控制器的硬件算法.在Matlab/Simulink环境下建立卫星的运动学和动力学方程,给出了经典PID的模拟控制算法.在此基础上推导了数字PID控制算法,并采用状态机的设计方法实现该控制器的设计,应用VHDL硬件语言进行编程.最后,通过调用Matlab的Serial串口对象,将模拟的卫星动力学姿态与FPGA开发板交换控制信息.基于FPGA的PID控制器对整个系统进行控制,最后的仿真结果证明了该方案的可行性和准确性.     

基于小波变换的QRS波检测算法

针对基于小渡变换的心电信号QRS波的检测算法的计算量较大,硬件不易实现的问题,提出一种FPGA的实现方案.首先分析了利用小波变换检测QRS波群的算法,给出硬件实现方案,该算法由小波变换模块和检测模块两个模块实现.然后选取高端FPGA作为硬件处理平台,给出小波变换模块及波形检测模块具体实现结构.最后在Quartus Ⅱ下进行编译和仿真,完成心电信号检测算法的硬件实现.从综合后的资源占有率上可以看出系统充分利用了FPGA内部丰富的资源,从仿真的结果看出在FPGA系统上准确的检测出了QRS波.     

BP神经网络图像压缩算法乘累加单元的FPGA设计

提出一种基于三层前馈BP神经网络实现图像压缩算法的方案,该方案采用可重载IP核和VHDL代码相结合的设计方式.对方案中重要单元一束累加单元进行了FPGA设计,该模块设计采用流水线处理方式,增大了数据吞吐量,减小了系统延时,提高了时钟频率,并完成了该单元的行为级功能仿真.仿真结果验证了FPGA设计的可行性.     

基于DDS技术的多路同步信号源的设计

多路同步数字调相信号源一般采用单片机和多片专用DDS芯片配合实现.该技术同步实现复杂,成本高.给出了一种基于FPGA的多路同步信号源的设计方法,通过VHDL语言硬件编程实现了基于单片FPGA的多路同步信号,数字调相快速准确.利用QuartusⅡ进行综合和仿真验证了该设计的正确性,该设计具有调相方便、速度快、成本低等优点.     

基于AMBA总线的智能卡控制器设计

通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述语言(verilog)实现。利用EDA工具VCS,Design Compiler对该控制器进行仿真、综合。设计采用Altera公司的FPGA进行验证,并采用SMIC 0.18μm工艺流片成功。在阐述该控制器设计原理的基础上,进行模块划分和具体设计,最后给出仿真、综合和FPGA验证结果。     

一种过零脉宽检测QPSK全数字解调器及其FPGA实现

根据现代通信系统中调制解调技术全数字化的发展趋势和FPGA的广泛应用,文章提出并实现了一种采用过零脉宽检测方法、以FPGA为硬件载体的全数字QPSK解调器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

GMSK调制解调器设计与FPGA实现

研究了GMSK(Gaussian Filtered Minimum Shift Keying,高斯最小频移键控)调制与解调技术的全数字实现方法。对GMSK调制与解调FPGA实现过程中的关键技术——高斯滤波器设计、CORDIC算法、FIR低通滤波器设计等进行重点研究。使用Simulink搭建GMSK调制解调的通信系统,并对实现算法进行研究验证,提出了全数字方法实现方案,并在FPGA上完成硬件实现,通过了功能仿真、时序仿真与板级验证。基于FPGA建立了AWGN信道,对整个设计进行板级验证,在ALTERA公司的EP2C8Q208N芯片上实现了低成本、易调试、可升级的全数字GMSK调制解调器。