0.18μm CMOS 2.5Gb/s光接收机跨阻前置放大器的设计

给出了一种利用TSMC 0.18μm CMOS工艺实现的2.5 Gb/s跨阻前置放大器.此跨阻放大器的增益为66.3 dBΩ,3 dB带宽为2.18 GHz,等效输入电流噪声为112.54 nA.在标准的1.8 V电源电压下,功耗为7.74 mW.输入光功率为-10 dBm时,PCML单端输出信号电压摆幅为165 mVp-p.模拟结果表明该电路可以工作在2.5 Gb/s速率上.     

2.5Gbit/s CMOS光接收机限幅放大器

给出了一个利用0.35μmCMOS工艺实现的2.5Gb/s限幅放大器.在标准的5V电源电压,功耗为225mW.在40dB的输入动态范围内,可以保持400mVp-p恒定输出摆幅.整个芯片面积为1×1.1mm2.     

12路40Gb/s甚短距离并行光传输信号转换器研究

基于OIF-VSR5-01.0规范,分析了12路并行40Gb/s甚短距离(VSR)光传输转换器模块的实现原理.采用top-down分析方法,使用硬件描述语言verilog,在可编程逻辑器件上完成了时钟数据恢复、基于字节对齐方案的帧同步、信道去斜移、比特间差奇偶校验(BIP)等功能模块的程序设计,实现了SFI-5与OIF-VSR5-01.0电信号格式的相互转换,并在Altera的Stratix II GX 系列的高速现场可编程门阵列(FPGA)上对功能模块进行了功能验证和联合仿真.结果表明所设计的各个功能模块满足系统应用要求,为下一步将系统设计转换为专用集成电路(ASIC)奠定了基础.     

低功耗0.18μm 10Gb/s CMOS 16:1复接器

采用中芯国际(SMIC)0.18μm互补金属氧化物半导体(CMOS)工艺实现了功耗为160mW、速率为10Gb/s的16:1复接器。该复接器采用可以分级优化的树型结构。低速(622Mb/s→5Gb/s)复接和低速(2.5GHz→622MHz)分频单元采用CMOS逻辑电路实现,高速(5Gb/s→10Gb/s)复接和高速(5GHz→2.5GHz)分频单元采用源极耦合场效应管逻辑(SCFL)电路实现。测试结果表明,在1.8V的工作电压下,芯片可以稳定工作在10Gb/s的速率上,输出信号逻辑正确,眼图良好,单端峰-峰值180mV。     

2.5Gb/s 0.35μm CMOS单片集成光接收机电路设计与实现

采用0.35μm CMOS工艺设计并实现了单片集成光接收机电路.该芯片能将光电检测器检测到的速率为2.5Gb/s的信号进行放大,进行时钟恢复、数据判决,并通过一到四路分接输出四路速率为622Mb/s的信号.恢复出的经过四分频的时钟抖动以及最后分接输出的四路数据抖动的均方值分别为1.9ps和13ps.芯片在标准的5V电源电压下,功耗为2.05W,整个芯片面积为1600μm×870μm.     

10Gb/s 0.35μm SiGe BiCMOS伪差分共基极输入前端放大电路的设计

采用Jazz 0.35μm SiGe BiCMOS工艺设计实现了应用于10Gb/s速率级光接收机的前端放大电路。该电路由前置放大器与限幅放大器构成,两者均采用了差分电路形式。前置放大器由共基输入级和带并联负反馈的放大器组成。跨导放大器中的基本放大器采用共集-共发-共基的组合结构扩展带宽。限幅放大器采用两级Cherry-Hooper结构。芯片面积仅为0.47mm~2。测试结果表明,在3.3V的供电电压下,总功耗为158mW。在输入电压信号25mV时,可以得到清晰对称的眼图。