DDS的杂散分析及降低杂散的方法

对直接数字频率合成器(DDS)的相位截断杂散、幅度量化杂散及非线性杂散的频谱特征和分布规律进行了定性分析,得到相位截断是DDS输出频谱杂散的主要来源.利用得到的结论提出了合理选择时钟频率的方法,用于抑制DDS输出信号中的相位截断杂散,然后探讨了DDS级联设计的方法,用于降低系统设计中DDS输出信号的杂散,最后进行了计算机仿真,证实了本文方法的可行性.     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。     

DDS杂散抑制技术的研究与实现

杂散特性是影响直接数字频率合成器(DDS)应用和发展的主要因素之一.对理想DDS杂散的特性进行了分析,在此基础上给出了DDS杂散的来源,详细讨论了延时叠加、相位扰动等抑制杂散的方法.并采用相位扰动和延时叠加相结合的方法在FPGA上完成了DDS的设计,得到了理想的正弦波形,其波形平滑,频谱纯正,抑制效果良好.     

DDS相位截断杂散谱精确分析方法的改进

直接数字频率合成器(DDS)相位截断误差序列是DDS输出信号误差的主要来源,很有必要对DDS相位截断误差序列的谱进行研究。文献[1]提出了DDS相位截断杂散谱的精确分析方法,该文对DDS的相位截断杂散谱精确分析方法进行改进,提出一种新的精确分析方法,通过这种方法可以方便地确定不同频率控制字的杂散谱分布。此外新方法对改进算法与原算法的性能进行了分析,通过比较,改进算法的计算量明显比原算法的计算量要小,易于仿真。     

DDS相位舍位杂散信号的频谱分析

杂散特性限制着直接数字频率合成（DDS）技术的应用和发展,其中相位舍位、幅度量化和DAC的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中主要研究相位舍位对DDS输出频谱的影响,首先通过离散傅里叶变换将任意的频率控制字转化为频率控制字为1来对DDS的输出信号进行频谱分析,然后由DDS的输出序列入手深入研究了相位舍位时DDS输出频谱的特性,得到的DDS输出频谱的数学模型精确、简单。     

基于雷达信号模拟器的Ku波段宽带跳变源的设计

文章采用DDS驱动PLL的方式,实现了一种能完全覆盖Ku波段的宽带小步进低相位噪声低杂散频率合成器的设计,同时对DDS PLL频率合成器的输出特性进行了理论分析,并通过实验进行了验证.最终我们研制出了输出频率为12-18GHz的频综系统,步进为1MHz,相位噪声优于-90 dBc/Hz@10kHz,杂散优于-50dBc.     

DDS的频谱分析及一种新的ROM压缩方法

首先介绍了直接数字频率合成(DDS)技术的基本结构和理想情况下DDS的输出信号频谱特性,然后分析了实际应用中DDS杂散信号的主要来源,总结出杂散分布规律,尤其对相位截断时杂散信号的频谱特性进行详细的研究,并利用MATLAB进行仿真验证,给出了仿真结果,最后对一种新的数据压缩方法进行了分析和研究,从而改善了杂散频谱质量.     

DDS频谱杂散分析及其抑制研究

杂散特性是制约DDS（直接数字频率合成）技术进一步应用和发展的重要因素,其相位舍位、幅度量化和DAC（数模转换器）的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中对DDS输出的理想频谱进行了分析,介绍了相位舍位、幅度量化和DAC的非理想特性等杂散源对DDS输出频谱质量的影响;针对杂散源对DDS输出频谱质量的影响,总结了抖动注入法、延时叠加法、数据压缩法等几种抑制杂散的方法,对DDS技术的工程应用具有参考价值。     

OFDMA系统上行链路频偏的盲估计

本文介绍了直接数字频率合成技术DDS(Direct Digital Frequency Synthesizers)工作原理,分析了其理想频谱;采用信号分析的方法深入研究了DDS存在相位截断和幅度量化时引入的杂散信号频谱分布的规律和性能;定性讨论了DAC非理想性对DDS输出杂散谱的影响.最后进行计算机仿真分析并验证了结论.所得规律性结论为DDS设计和工程应用开发中的参数选取、杂散评估和杂散抑制提供重要的理论依据和经验参考.     

DDS激励PLL高性能频率合成器设计

为适用CDMA各类收发机的射频本振的应用要求,研制了一种低杂散低相噪高分辨率的P波段频率合成器。利用DDS输出信号具有高分辨率和PLL具有窄带跟踪滤波特性,通过有效的频率规划和参数配置,规避了DDS由于相位截断近端杂散无法消除的缺陷,有效抑制了DDS中DAC非线性和幅度量化误差引起的宽带杂散。通过仿真分析了方案的可行性,设计了样品并进行了测试。结果显示,所设计的频率合成器输出频率范围为755～765MHz,频率分辨率为100.5 kHz,杂散优于-71 dBc,相位噪声优于-105 dBc/Hz@1 kHz。     

一种基于二阶相位扰动的DDS杂散抑制新方法

介绍了DDS的基本原理及杂散来源,分析了相位截断杂散原因和普通相位扰动原理,并在此基础上提出一种改进的二阶相位扰动方法。文中对该方法做了推导和论证。研究发现,使用该方法对DDS杂散的抑制效果比普通相位扰动法更显著,可达到每相位位18 dB。最后,利用Matlab中的DSP Builder进行仿真,验证了方法的可行性。     

直接数字式频率合成器的杂波抑制度分析

着重研究了直接数字式频率合成器(DDS)的频谱特性。以信号的数学模型和频谱为出发点,归纳出DDS在有相位截断时信号的杂波抑制度的计算,并得到杂波抑制度与频率控制字、截断误差、D/A位数的关系,为研制低杂散DDS提供一定的理论依据。     

一种L波段的小步进频率合成器

详细分析了直接数字合成(DDS)和锁相环(PLL)的基本原理、特点及相位噪声特性。将DDS与PLL技术结合,取长补短,可以在不降低杂散性能要求的前提下实现小步进的频率合成器。在此基础上提出了一种DDS+PLL+混频的L波段小步进频率合成器的实现方案。根据方案,选择DDS芯片AD9850和PLL芯片ADF4112来搭建电路。给出了试验测试结果。测试结果表明,在L波段实现了相位噪声-94dBc/Hz@1kHz,杂散抑制-60dBc,频率步进1kHz,验证了该方案的可行性。     

Direct digital synthesizer with ROM-Less architecture at 13-GHz clock frequency in InP DHBT technology

A direct digital synthesizer (DDS) implemented in InP double heterojunction bipolar transistor (DHBT) technology is reported. The DDS has a ROM-less architecture and instead uses digital logic for phase conversion. The DDS operates up to a 13 GHz clock rate and is capable of synthesizing output frequencies up to 6.5 GHz. Measured spurious free dynamic range (SFDR)ranged from 34 dBc at low frequency control words (FCWs) to 26.67 dBc at high FCWs. The test circuit is implemented with 1646 transistors and consumes 5.42W of power     

An Approach of Developing High Performance Millimeter-wave Frequency Synthesizer

In this paper, an approach of developing high performance millimeter-wave frequency synthesizer is proposed, which is significantly simpler than the conventional cases. The synthesizer is driven by one triple tuned typed synthesizer, which adjusts the output frequency of DDS and frequency division ratios of variable frequency divider to suppress the spurious level. With the proposed method, a microwave phase locked loop (PLL) PE3236 and a millimeter-wave multiplier HMC283 are also used. Moreover, the PLL is implemented with the form of charge pump followed by a passive three-order low-pass filter which can further suppress the phase noise. Finally, a low spurious level and high frequency resolution millimeter-wave frequency synthesizer without degradation of frequency switching speed is developed. Experimental results show that this method can achieve the performances of low spurious level, low phase noise, and high frequency resolution.     

一种降低DDS相位截断误差的方法

分析了直接数字频率合成技术(Direct Digital Synthesizer,DDS)的工作原理及其频谱特点,在此基础上介绍一种可降低相位截断误差引起的杂散的DDS新结构,并给出MATLAB对设计方法进行仿真的结果。     

基于DDS的快速频率源的研制

介绍了一种高性能直接数字合成（DDS）芯片的工作原理及特点,并给出了基于DDS设计快速频率源的方案,该频率源具有低相噪、低杂散、细步进、高速频率切换的特点。     

DDS杂散的抑制与仿真研究

依据直接数字式频率合成器（DDS）的基本工作原理，针对DDS中杂散与噪声的主要来源，综合分析了相位抖动法和延时叠加法的有效性，并运用MATLAB中的simulink建立了DDS仿真模型，通过对仿真结果的研究表明，只有选用合适的相位抖动注入，才能对DDS输出频谱中的杂散分量产生明显的抑制效果。     

宽带PCSF雷达信号频率合成器的设计与实现

基于脉内相位编码脉间频率步进（PCSF）雷达信号的特点,提出了利用复杂可编程逻辑器件、直接数字频率合成器（DDS）和锁相环倍频器产生任意PCSF雷达信号的方法,并实际构造了一个宽带、低噪声的S波段PCSF信号源。利用该方法可以实现对输出信号相位的精确控制,通过选择DDS输出信号的频率范围可以减少带内的杂散分量。测试结果表明：该频率源在320 MHz带宽内的无杂散动态范围为62 dBc,相位噪声为-110 dBc/Hz@1 kHz。