数字电视插播系统的设计与实现

针对数字电视节目替换过程中出现的马赛克和黑屏现象,提出一种基于AVS标准的数字电视节目插播系统的设计和实现方法。采用节目参考时钟的调整、拼接点的选择、缓冲区控制和码率调整这3种措施,在设计的FPGA硬件平台上实现了节目插播的无缝拼接。对实际的数字电视节目进行测试,结果表明设计的数字电视无缝插播系统能流畅播放节目,无马赛克和黑屏现象。     

基于FPGA的MPEG-2复用器中FIFO的一种设计方案

多路节目复用器是各种数字电视传输系统的关键设备之一,自行设计复用系统专用芯片己成为我国数字电视系统需要解决的迫切问题。首先介绍了多路数字节目复用器中的对多路预处理传送流复用的原理,提出了一套基于FPGA(现场可编程门阵列)的复用器输入部分设计方案。通过实践验证,达到了设计要求。     

基于APU+FPGA的机载视频和通讯总线处理系统设计

针对目前航空电子系统中几种广泛应用的机载通讯总线,设计了一种基于APU+FPGA的机载视频和通讯总线处理系统.以APU主处理器和可编程逻辑器件FPGA为核心,实现了对输入的1路ARINC818视频与内部生成的字符进行叠加后,输出1路ARINC818视频至显示器显示的功能.同时,支持7路RS-422和4路ARINC429总线通讯.另外,系统还对22路输入离散量和7路输入模拟量进行了处理.该系统方案采用低功耗、高性能和高集成度的APU和FPGA器件作为核心处理器,极大地简化了硬件架构,降低了系统功耗,提高了可靠性.该设计已成功运用于某飞机显示控制管理系统.     

扫描电镜用图像采集系统的设计

介绍了一种用FPGA（现场可编程门阵列）技术设计的新型图像采集系统,该系统可用于改进图像采集功能欠缺的老型号扫描电镜.设计方案采用可编程芯片FP-GA对系统进行逻辑控制,编写不同的程序即可广泛应用于其他图像的采集.选用TI公司的ADSl606作为模数转换的核心芯片,介绍了ADSl606的输入驱动电路、参考源电路以及为其设计的仪表放大调整电路,并给出了FPGA的控制工作流程和用Verilog HDL（硬件描述语言）编写的部分程序.同时,还对电路设计的注意事项做了详细的说明.     

MPEG-2节目复用器的关键技术及其实现

提出了MPEG-2节目流复用器的两项关键技术的实现方案，PCR调整和PID置换，并给出了基于FPGA的实现方法。     

宽带数据转换器应用的JESD204B与串行LVDS接口考量

0 引言 开发串行接口业界标准JESD204A/JESD204B的目的在于解决以高效省钱的方式互连最新宽带数据转换器与其他系统IC的问题.其动机在于通过采用可调整高速串行接口,对接口进行标准化,降低数据转换器与其他器件(如现场可编程门阵列FPGA和系统级芯片SoC)之间的数字输入/输出数量.     

位同步输入信号的直流基线调整与AGC实现

遥测系统中,位同步器输入接收机或采编器的PCM信号,幅度为0.2~10Vp-p,码率及码型可编程.因此需设计直流基线调整与AGC电路,将不同类型输入信号调整为固定的基线及幅度.设计采用速率为105MSPS的AD9246完成ADC采样,FPGA中计算幅值及直流基线,AD5312完成基线及AGC控制信号DAC输出,运放AD8047完成直流基线平移,可变增益放大器AD603完成AGC调整,实现将不同码率码型、不同直流偏置及幅度的信号调整为1Vp-p,满足位同步采样要求.     

副载波产生电路的FPGA实现

副载波产生电路是视频处理系统的重要组成部分.介绍了直接数字频率合成(DDFS)原理及副载波在视频信号处理中的作用;利用DDFS技术设计出一种改进的副载波产生电路结构.FPGA的设计实现是以系统方案为输入,进行RTL级描述、逻辑综合、器件编程测试激励等一系列流程的处理才能完成FPGA芯片设计.利用Altera公司的FPGA器件(EP2C35)实现电路结构、功能和仿真结果.     

网络机顶盒录制及硬盘节目播出系统的实现方法

基于DVB、IP双网络的机顶盒具备DVB节目收看、网络点播和数据交互的功能。增加了录制系统后,可以通过本地硬盘存储节目并实现实时节目的暂停和延迟播出。本文重点论述了双网络机顶盒录制系统的处理方法和解决方案,阐述了此系统的数据传输过程,通过FPGA和ARM处理器配合实现TS的录制和播放。     

基于FPGA的直流相位跟踪检测系统设计

提出了一种基于FPGA实现的直流相位跟踪检测系统,分析了系统输出信号与输入信号保持同步的实现原理,并建立了基于FPGA的设计模型,进行了硬件仿真,确定了系统的采样率,最后通过实验验证了此FPGA系统可实现相位实时检测,误差为0.2%,证明了此系统可满足干涉式光纤电压传感器对相位检测的性能要求.     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

FPGA在数据采集系统设计中的应用研究

随着数据采集系统对速度的要求越来越高,传统的数据采集系统已经不能适应现在的需求。文中主要以FPGA为核心逻辑控制模块的高速数据采集,在设计中采用了自上而下的方法,从而将FPGA的特点划分为几个模块。从该系统从数据采集系统的总结结构,在数据采集系统中主要器件的选择上进行分析,阐述了FPGA在数据采集系统设计中的应用。     

基于FPGA的高速数据采集系统设计

针对实际中日益明显的单片机的较慢处理速度与越来越高速的数模转换器速率不能匹配的问题,本文分析了FPGA作为控制单元的特点,在此基础上设计了一个由FPGA控制的数据采集系统。提出了系统整体设计方案,自行设计了FPGA与A/D和MCU的硬件接口电路,并对如何应用FPGA实现数据采集系统的数据采集和数据缓存的逻辑控制,给出了详细的说明。对直流信号、交流信号进行了实际采集,实验数据证明,采用这种方法可以较好满足数据采集系统的实时性、同步性的要求,也增加了系统应用的灵活性。     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

基于FPGA的微型数字存储系统设计

详细介绍基于FPGA的微型数字存储系统的设计,该系统利用FPGA对Flash存储器进行读、写、擦除等操作．并将写入的数据通过计算机USB接口读入上位机,以此实现数据读出、显示等功能。该系统选用FPGA作为Flash的主控制器,数据传输时一次传送8位（一个字节）或更多,USB接口通信是基于CY7C68013实现的,其控制逻辑主要也是由FPGA实现。该系统设计利用FPGA硬件逻辑编程,可方便灵活地实现高速、大容量Flash程序编写．且USB接口高速传输,支持热插拔,成本低,应用广泛。     

FPGA自动加载系统设计实现

针对FPGA可以在每次上电时自动获取配置文件的需求,提出了一种由USB芯片和FLASH芯片、CPLD组成的可对FPGA上电后自动加载的系统。该系统可以通过USB芯片和CPLD将PC中的FPGA配置文件写入FLASH芯片,并且在CPLD的控制下将配置文件以PS模式配置给FPGA。测试表明,该系统可以在上电时自动对FPGA进行加载,弥补了FPGA掉电后数据消失的不足。     

基于FPGA的电压控制测试系统实现

介绍一种基于FPGA的电压控制测试系统。系统通过FPGA完成和上一级系统的通信,接收命令和数据、转化命令和数据以控制DA和AD的工作,实现对电路的输出电压控制和测试。通过Verilog语言编写逻辑程序,在FPGA中转化数据为串行,输出至DA以对电路施加激励,控制电路输出电压;然后控制AD采样硬件电路输出,并把采样数据转...     

基于FPGA的高速数据采集系统设计

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。     

基于MicroBlaze的振动信号采集系统的设计与实现

为确保发电机组设备稳定运营,分析了振动监测系统的作用并提出了一种基于FPGA嵌入式系统实现数据采集与以太网传输的方案。该方案由FPGA控制多片AD进行同步数据采集与存储,并嵌入高性能的MicroBlaze软核处理器来控制整个系统,使用1wlP实现TCP／IP协议栈,通过以太网控制器将振动信号数据传给远程PC工作站,以1块FPGA为核心完成整个下住机系统的设计。给出了系统的主要模块设计实现方案,通过现场长时间稳定运行证明了这种简化结构设计的可行性与实用性。     

基于FPGA的数据传输系统

该数据传输系统主要实现以下功能:将输入的DVI视频数据通过解码芯片TFP401A解码后,传输到FPGA寄存器中,并利用其进行简单的压缩裁剪处理,通过一个SRAM的乒乓操作后,转化为LVDS格式,再进行发送。该系统采用Xilinx的FPGA芯片,整个系统由读取模块,处理与缓存模块以及输出模块组成。通过软件的调试仿真,实现了系统的功能,且达到了预期目标。