覆盖率驱动的随机测试生成技术综述

随机测试生成技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一,其目标是通过覆盖率指导测试向量生成,减少重复测试向量,加速验证的收敛过程,提高验证的自动化程度和效率.文中全面综述了覆盖率驱动的随机测试生成技术的发展历程、研究现状和技术分类,并结合具体实例对各种方法及其面临的主要问题进行了讨论、评价和总结.     

微处理器基于功能覆盖率的伪随机验证方法

本文提出了一种基于功能覆盖率的伪随机验证方法,该方法能根据功能覆盖率的反馈自动生成测试向量进行测试,能提高验证的效率和质量,缩短设计时间,降低验证成本。     

一种高效的模拟覆盖率分析方法研究

在覆盖率驱动的模拟验证方法中，模拟覆盖率分析时间直接影响模拟验证的效率．针对现有基于值变化导出(VCD)文件覆盖率分析方法中模拟重放效率低的问外，对模拟重放过程进行了改进，提出一种高效的基于VCD文件的模拟覆盖率分析方法．该方法模拟重放时只针对HDL描述中的控制语句进行求解．实现了模拟覆盖率分析系统原型和各种覆盖率测度的分析方法．实验结果表明该方法在获得与现有方法同等覆盖率分析精度的同时，模拟重放效率提高2倍多．     

基于仿真的32位RISC微处理器的功能验证方法

提出了一种基于仿真(slmulation-hased)的32位RISC微处理器的功能验证方法，以伪随机生成和针对流水线模型生成激励向量方式相结合为主的验证环境的建立，提高了功能验证的自动化程度和效率；同时采用代码覆盖率来分析和指出功能验证中的遗漏之处，从而提高了整个验证环境的完备性．另外，通过FPGA硬件验证的结果以及32位RISC微处理器流片的测试结果，可以证明本文所提出的功能验证方法的有效性和完备性．     

基于System Verilog的可重用验证平台

采用System Verilog语言设计了一种具有层次化结构的可重用验证平台,该平台能够产生各种随机、定向、错误测试向量,并提供功能覆盖率计算。将验证平台在Synopsys公司的VCS仿真工具上运行,并应用到包交换芯片的仿真验证中。仿真结果显示,新设计的验证平台能通过修改随机信号约束条件和产生随机信号的权重值,使芯片的功能覆盖率达到100%。     

ASM图在时序电路测试生成中的应用研究

随着电路规模的不断扩大,将测试技术向高层次推进,提高测试的效率成为数字系统测试的必然要求.本文研究了基于ASM图的时序电路测试向量生成方法.该方法根据电路的功能描述构造ASM图,然后将其转换为状态图,利用有限状态机的有关知识构造测试向量,最后通过软件仿真和实测验证说明测试向量的正确性.该方法生成的测试向量能体现系统的功能,且具有较高的故障覆盖率.     

基于模块的运算部件模拟验证研究与实现

提出一种基于模块的运算部件模拟验证方法，其基本思想是：针对运算部件模块，从通用的C测试程序中提取出模拟和仿真的输入向量；并对运行结果进行分析。利用该方法针对浮点乘法部件的验证过程说明，该方法可减少系统仿真时间，加速功能部件的逻辑验证，从而提高对处理器调试的速度。     

基于随机测试的SoC系统级功能验证方法的研究

为了克服 RTL 级验证方法的局限性,提出了采用随机测试向量在 SoC 的系统级进行功能验证的方法。该方法采用高级建模语言来构建系统级的测试平台,采用多种随机化机制来生成测试向量。测试结果表明,该方法不仅能够获得较好的功能覆盖率,而且能够尽可能早地发现 SoC 设计中的功能性错误。     

一种Cache一致性协议验证中覆盖率驱动的随机验证方法

随机验证技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术,覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一。针对Cache一致性协议的验证目标,介绍一种引入基于朴素贝叶斯模型的机器学习来完善基于覆盖率驱动的随机验证的方法,并结合相关的实际验证过程对该方法进行了分析和讨论。     

基于CLP模型的HDL设计可观测性分析

为了提高模拟验证中的可观测性覆盖率,建立了一个逻辑约束编程(CLP)模型,定义了变量之间单步传播的条件.在此基础上,借助通用CLP系统自动地完成路径搜索、冲突发现、回溯和约束求解.实验结果表明,基于CLP的可观测性分析技术一方面可以生成更有效的测试向量,使得特定语句上的错误能够被传播到输出,加快模拟验证发现bug的过程;另一方面可以识别出不可观测的语句,避免盲目追求高覆盖率,节约模拟验证的资源.     

基于uC/OS-II的“龙芯1”SoC验证方法

片上系统(SoC)的设计日益复杂,规模趋于庞大,这使得SoC的功能验证与测试成为IC设计的瓶颈.uC/OS-II是一种简洁的、可移植的、可裁减的与支持多任务的嵌入式实时操作系统.本文介绍了uC/OS-II在基于"龙芯1"SoC上的移植工作,重点讨论了在虚拟仿真与FPGA验证平台两种环境下运行uC/OS-II及其上层应用程序来测试"龙芯1"SoC的方法,并取得了良好的效果.     

基于平台的SoC系统建模方法研究

面向基于平台的SoC设计方法,本文提出约束任务流图模型（CTG）作为SoC系统模型,提出了基于平台的CTG SoC系统建模方法,实现了SoC系统建模环境CPSME。CTG模型是一种可变粒度的SoC系统模型,可同时描述系统任务的功能和性能。本文基于平台的CTG SoC系统建模方法支持CTG模型的系统级重用与定制,有效提高了系统建模效率。在CPSME环境下进行MP3播放器和MPEG2播放器的SoC系统建模实践表明,新方法的模型重用率可达到75％～90％。     

SoC通讯体系结构的高层建模技术研究

片上通讯设计是SoC系统设计的关键。本文着重从高层建模上研究SOC通讯体系结构设计。首先概述了SoC的通讯体系结构设计,其次介绍了片上通讯体系结构的高层建模方法,然后介绍了高层片上通讯体系结构的快速仿真方法,最后介绍了我们设计实现的Hi-SoComm系统。     

基于1553B总线三冗余飞行控制系统设计与可靠性研究

对系统可靠性的探讨一直是航天飞行器设计过程中的首要议题,飞行控制系统作为核心系统,一旦出现故障会导致整个飞行任务的失败。以提升飞行可靠性需求为出发点,提出了一种基于1553B总线的飞行控制计算机三冗余设计方案,给出了冗余飞控系统的架构设计、控制板硬件构成、三模块同步方案和表决算法等设计方法,完成了飞行控制系统的冗余设计策略研究。为适应飞控系统的国产化、小型化、轻质化设计趋势,采用了基于国产SoC芯片的SiP模块以实现工程化。为研究三冗余系统方案可靠性,分析其工作状态建立了Markov模型。最后以Simulink图形化建模方法完成了相关仿真,通过对系统进行典型故障注入验证了冗余管理算法,仿真结果表明提高系统故障检测覆盖率有利于增强系统可靠性。     

操作系统可配置智能卡SoC设计

在普通智能卡SoC系统结构基础上,通过引入存储器管理机制,提出了一种可通过总线接口实现操作系统再配置的智能卡SoC设计.在所给出的智能卡SoC系统中,通过存储器管理机制可根据实际需要调节代码区与数据区存储器容量,继而对系统中的存储器资源进行有效整合,充分利用存储器资源.针对操作系统的下载配置,设计了一种用于模拟总线接口通信的仿真测试方法,很好的模拟了操作系统配置全过程,给出了仿真波形.     

SoC芯片设计方法及标准化

随着集成电路技术的迅速发展，集成电路已进入系统级芯片（SoC)设计时代，SoC芯片的集成度越来越高，单芯片上的集成度和操作频率越来越高，投放市场的时间要求越来越短，为了实现这样的SoC芯片，设计越来越依赖IP模块的重用，SoC复杂性的提高和IP模块的多样化，SoC芯片中多个厂商不同IP模块的使用，导致了IP模块可重用的许多问题，IP模块和片上总线，以及EDA工具接口的标准化，是解决IP模块标准化的很好途径，另一方面，SoC芯片设计的复杂性和嵌入软件所占比重的增加，要求更高层次的系统抽象和软硬件的协同设计，使用更流地的设计进行系统的硬件设计和更有效的系统设计方法，描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题，介绍了SoC IP模块和片上总线结构的标准化，讨论了基于C／C＋＋扩展类库的系统级描述语言和基于平台的SoC设计方法。     

SoC设计中一种软硬件划分的性能评价方法

介绍了一种在SoC系统级设计中对软硬件划分进行评价的方法。系统层设计中，对设计方案的性能、成本和功耗的准确估计，是取得高质量设计的必要条件。讨论了基于平台的设计中，利用基于事务级仿真的方法对系统的软硬件划分结果进行评价的方法。     

移动操作SoC接口IP组件设计

移动操作或移动计算（mobile computing）是嵌入式系统研究的一个重要方向。为移动操作设计的SoC（System on a Chip）g具有理论意义，更拥有实际应用的价值。和任何SoC的设计一样，移动操作SoC也需要设计各种相应的IP组件。本文描述了采用可编程器件进行移动操作SoC外部接口IP组件设计的方法，并以外部数据存储器控制为例，进行基于PLD的IP设计。仿真结果显示该设计是成功的，相应移动操作SoC的IP组件的操控运行有效、快速。     

基于ESL的MEPG-4解码SoC软硬件协同设计

随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能.     

支持平台设计方法的系统芯片协同设计环境

面向基于平台的设计方法,开发了系统芯片软／硬件协同设计环境YH—PBDE．在描述YH-PBDE的总体结构之后,详细介绍了该环境中的三个设计层次与二次映射过程,重点论述了YH—PBDE中基于约束任务流图的系统建模方法、具有初始信息素的蚂蚁寻优软硬件划分算法和基于层次有向无环图的设计约束分配方法．结合具有录音功能的MP3播放器芯片的系统级设计方法,说明了在YH—PBDE中进行系统芯片软硬件协同设计的过程。