一种数模混合SoC的系统级后仿真验证平台

针对传统大规模数模混合SoC后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计三个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。     

SoC架构设计中的适应性扩展方法研究

为了应对SoC研发的机遇、困难和高昂花费,寻求对目标应用领域的最佳支持与广泛适用性之间的恰当平衡已成为目前电子系统设计的中心课题。通过一个从基于3G终端到网络多媒体播放器应用的架构扩展实例,重点论述了对SoC架构设计中适应性扩展方法的研究;另外,提出了一种基于IP的多处理器共享及层次结构存储体系,用以应对高密度的计算及传输任务需求;并通过系统级设计工具CoCentric,建立软硬件协同仿真平台,验证了本实例的扩展思路。     

基于CIockExplorer的时钟树插入技术研究

随着SoC芯片设计复杂度的日益增加,芯片内部时钟设计也越来越复杂。基于华大九天SoC时钟设计工具ClockExplorer对SoC芯片内部模块进行了时钟树插入技术的系统研究,使用ClockExplorer工具进行时钟树综合,并进行门控时钟的插入和时钟拓扑结构的优化,从而验证国产EDA工具的功能。     

在面向对象的SOC设计中应用设计模式

SoC的几乎无限的晶体管集成度正在引发电子系统设计的一场革命，即完成一种转变——从以功能设计为基础的传统流程转变到以功能组装为基础的全新流程。面向对象的技术被引入并应用到SoC设计中来，从系统的建模、设计空间探索到软硬件协同验证，贯穿于整个SoC设计过程中。设计模式是面向对象技术中一个很重要的概念和方法，将设计模式应用到SoC设计中来是一个很有前景的研究课题。本丈总结了前人在这个问题上做出的探索和研究，分析了软件设计模式在SoC设计中的适用性和重要性，比较了软件设计模式与其在SoC设计中应用的不同，总结了硬件设计中的几种模式，具有一定的通用性。     

门控时钟的低功耗设计技术

门控时钟是一种有效的低功耗设计技术，文章介绍了该技术的一种EDA实现方法。介绍了其设计思想和实现细节，重点对设计过程中存在可测性设计(DFT）以及时序分析、优化和验证等问题分别进行了详细分析，并给出了相应的解决方法，以使该技术更好地融入到常用的SoC设计流程当中，发挥更高的效率。     

MATLAB中多EDA软件实现数字系统设计

电子设计自动化EDA技术与MATLAB技术的结合,大大提高了工程中多EDA的算法设计的效率和可靠性。以MATLAB为核心的集成环境,可实现与众多EDA软件的输入输出链接,从系统设计、仿真、嵌入式系统代码生成与系统验证都能实现统一的EDA流程设计和仿真验证,为工程实现提供了一个良好的前期仿真验证手段。     

基于CPLD的中断控制器IP设计

由于使用EDA工具，在设计过程中直接进行时序和逻辑验证，避免了系统设计过程中可能发生的错误。论述了基于CPLD的中断控制器IP设计。用电路图编辑了整个设计，并在Altera公司EPM7128SLC84-6上实现了该中断控制器。     

ECO技术在SoC芯片设计中的应用

在现阶段的SoC芯片设计中,有一半以上的芯片设计由于验证问题需要重新修改,这其中包括功能、时序以及串扰等问题。芯片设计的整个流程都要进行验证工作,工程改变命令（ECO,EngineeringChangeOrder）用于解决芯片设计后期发现的部分问题。本文重点分析了华大九天EDA工具TimingExplorer在解决时序以及串扰等问题上的部分ECO应用。     

一种在电路SOC验证接口设计方法研究

SoC已经成为嵌入式系统设计中的关键器件,验证又是SoC设计的关键环节,占用SoC设计过程中60%以上的时间.专用测试设备及JTAG接口等主流SoC验证手段不便于SoC在系统联调时的验证.本文介绍了一种在电路SoC验证接口的设计方法,这种验证方法弥补了主流SoC验证方法在系统验证的不足,提高了SoC验证的效率.     

一种SD/MMC存储器启动方案在SoC中的设计与实现

本文通过分析嵌入式系统的启动过程,设计实现了基于SD/MMC存储卡的直接启动方案.该方案基于AMBA总线,采用硬件描述语言(Verilog HDL)实现SD/MMC启动控制器,利用EDA工具VCS进行仿真,synplify进行综合,采用Altera公司的FPGA进行验证.全文从系统架构设计出发,详细介绍了启动过程的硬件设计和软件流程,最后给出仿真、综合和FPGA验证结果.     

系统级芯片设计语言和验证语言的发展

由于微电子技术的迅速发展和系统芯片的出现,包含微处理器和存储器甚至模拟电路和射频电路在内的系统芯片的规模日益庞大,复杂度日益增加。人们用传统的模拟方法难以完成设计验证工作,出现了所谓“验证危机”。为了适应这种形势,电子设计和验证工具正在发生迅速而深刻的变革。现在基于RTL级的设计和验证方法必须向系统级的设计和验证方法过渡,导致了验证语言的出现和标准化,本文将对当前出现的系统级设计和验证语言进行全面综述,并论述验证语言标准化的情况。分析他们的优缺点和发展趋势。最后简单评述当前的验证方法,说明基于断言的验证是结合形式化验证和传统模拟验证可行的途径。     

一种新型多媒体SoC验证平台原理及其实现

提出了一种基于ADSP-BF537的新型多媒体SoC验证平台,以满足多媒体SoC音视频编解码功能模块的实时验证。介绍了整个平台的基本组成,以及BF537与SoC接口的软硬件设计;最后,以验证用于SoC的MP3硬件解码器模块为例,讨论了如何利用BF537,在多媒体SoC的FPGA原型内进行软硬件协同验证。该验证方案已经成功应用在深圳艾科创新微电子有限公司的一款多媒体SoC设计流程中。     

一种面向嵌入式SoC设计的混合级硬/软件协同验证技术

SoC已经成为嵌入式系统必不可少的解决方案。验证如此复杂的嵌入式SoC是非常困难的,系统设计需要新的验证技术更快更好地完成系统功能验证任务。通过比较当前3种主要的嵌入式系统验证技术:软件仿真技术、硬件模拟技术、硬/软件协同验证仿真技术,介绍基于指令集仿真器和FPGA相结合的、面向IP核复用的混合级硬/软件协同验证环境,并提出混合级协同验证总线功能模块的构成。该技术不仅可以提高设计的可信性和验证速度,而且能够继承当前大多数硬件模拟验证方法。     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基于ARCA3 CPU的嵌入式SoC的FPGA原型验证

基于FPGA的验证是SoC功能验证的有效途径,建立一个基于FPGA的原型验证系统已成为SoC验证的重要方法.ARCA3是一种高性能、低功耗,国产的嵌入式微处理器.在ARCA3和AMBA架构上集成存储器控制器等IP核和外设,构建一个嵌入式SoC,并在FPGA上实现SoC的原型验证系统和软硬件协同验证环境.在FPGA原型机上运行Bootloader和操作系统,验证整个系统硬件的可操作性和软硬件之间的交互.基于FPGA的原型验证系统的实现可以快速验证基于ARCA3的各种抽象层次的IP核和开发基于ARCA3的软件应用.     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

一种32 Bit SoC软硬件协同验证环境的实现

软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。