论并行神经计算机系统设计的一些问题

神经计算机的研究是神经网络研究中的一项重要内容,神经计算机就是指根据神经网络结及其计算特点,用电子器件、光学器件或分子/化学器件而构成的计算系统.神经计算机的研究主集中在两个方面,即器件研究及系统构造.神经计算机的研究也称为神经网络实现技术的研究。     

通用高速可变结构并行神经计算机系统性能分析

文中针对通用高速可变结构并行神经计算机系统，在对原系统进行深入分析之后，给出了该系统的时间Ｐｅｔｒｉ网模型，并对其性能进行了分析，给出了分析结果和某些性能指标。     

基于PVM的动态可伸缩并行调试器设计

ＰＶＭ（ｐａｒａｌｌｅｌ ｖｉｒｔｕａｌ ｍａｃｈｉｎｅ）正在被越来越广泛地使用，但ＰＶＭ应用程序的并行调试还是一个有待解决的难题。文中介绍了自行设计的基于ＰＶＭ的动态可伸缩并行调试器ｄｄｂｇ，主要内容包括并行调试界面、总体设计和一些关键的实现技术。ｄｄｂｇ与其它已有的消息传递并行调试器相比，最大特点是其动态可伸缩结构，它能根据应用的需要自动分布调试服务。     

通用数字神经芯片NPS-1的设计和实现

本文深入分析了神经计算的需求，介绍一种通用数字神经芯片ＮＰＳ－１的体系结构和利用ＦＰＧＡ芯片实现样片ＮＰＳ－１。     

神经网络算法的并行实现

本文针我们构造的并行神经计算机的特点，重点介绍了典型的神经网络算法ＢＰ、Ｈｏｐｆｉｅｌｄ在该系统上的实现方法。     

正交阵并行图象处理的研究和实现

文中提出了具有良好性能的正交阵并行图象处理机系统的硬件构造，并详细分析了快速Ｆｏｕｒｉｅｒ变换，图象矩运算，直方图统计等图像处理中常用算法在并行机上的执行情况，时间复杂度和相对单机而言的加速比。     

BJ—1并行计算机的设计与实现

并行处理是当今计算技术的关键技术，也是新一代计算机的结构特征，我们从基本原理和实现技术两个方面对并行处理技术进行了研究，本文介绍了ＢＪ－１并行计算机的设计原则，设计与实现，性能指标和性能测试结果。     

基于BP网络的神经计算机系统设计

人工神经网络具有许多优良的特性,如具有学习能力、自适应能力、容错与自修复能力等,这使得它可以应用和多领域中。但它的运算量大、收敛速度慢,若仅用普通的ＣＰＵ去实现,则很难满足实时计算的要求。鉴于ＤＳＰ具有高速运算能力,本文设计了ＰＣ机与ＤＳＰ构成的订／从式系统,并以ＢＰ网络为模型,提出了一种切实可靠的神经计算机设计方案。     

OpenVX高效能并行可重构运算通路的设计与实现

针对专用硬件在处理图形图像时无法同时兼顾灵活性、可扩展性和时效性的问题,设计一种支持OpenVX 1.3标准的专用处理器。通过对OpenVX 1.3标准中的核函数进行数据通路映射,分析实现函数高效处理所需的运算单元数目,确定适用于该标准的数据通路运算器的结构。通过编写指令对数据通路进行重构,适应OpenVX标准的演进和扩展。应用65 nm CMOS工艺库对整体电路进行综合验证,实现的OpenVX可重构数据通路运算器面积为21 076.21 μm²、功耗为778.63 mW、系统主频为500 MHz、吞吐量为1.86 GB/s。实验结果表明,该数据通路运算器具有较强的可编程性和可扩展性,能够有效满足实时和高速的通用图像处理要求。     

通用远程过程调用的设计与实现

在分布式计算系统中，远程过程调用ＲＰＣ是种流行的进程间通信机制。ＲＰＣ简单灵活，且功能较强。上前大多数ＲＰＣ机制是同步的，严重地影响了分布式应用的并行性。我们设计和实现了一个通用的ＲＰＣ。本文讨论了设计的要点和方法，并对通用ＲＰＣ的实现作了介绍。     

网络并行计算可伸缩策略的研究及其实现

文中提出了一种策略,能够进行可伸缩的调度和动态负载平衡调节,在保证工作站用户独点特性的前提下提高了整个系统资源的利用率;同时,我们能保持效率的相对恒定并给出了在资源动态变化情况下的系统性能评价方案。实验表明,该策略效果良好,通用性强。     

并行ART算法在曙光一号上的设计与实现

本文结合图像重建领域中的典型的代数重建法，探讨了多线性计算模型和应用程序多线程化的方法，并在曙光一号上具体实现了代数重建法的多线程化，取得了很好的加速效率。     

SPP并行I／O处理机的设计与实现

可扩展并行处理机系统有两个需要解决的问题：（１）多级互连网络的延迟；（２）吞吐能力；本文根据ＳＰＰ体系结构的特点和实际应用的需要提出了解决这两个瓶颈问题的有效方法在前端服务器与共享存储器之间设计专用的并行Ｉ／Ｏ处理机作为系统Ｉ／Ｏ设备与ＳＭ／ＳＳＭ的直接数据通路。     

一个并行容错局网的设计与实现研究

为同时改善ＬＡＮ的可靠性的传输性能，本文提出了并行容错网络概念，实现了一种带有双传输子网的并行容错局网（Ｐ－ＦＴＬＡＮ）。给出了其功能模式和技术特征，并就其中所涉及的关键技术做了简要介绍。分析表明，本文提出的方法不但为解决ＬＡＮ可靠性提供了一种有效途径，而且对ＬＡＮ的性能有很大的改善。     

BJ－1并行计算机的设计与实现

并行处理是当今计算技术的关键技术，也是新一代计算机的结构特征．我们从基本原理和实现技术两个方面对并行处理技术进行了研究．本文介绍了ＢＪ－１并行计算机的设计原则、设计与实现、性能指标和性能测试结果．     

一种基于检查点的并行程序调试器的设计与实现

为支持大规模长时间运行并行程序的调试，有必要将检查点机制引入到并行程序调试器中，检查点设置与卷回应用中需要解决中途消息，孤儿消息和多米诺效应，活锁4个问题，并行程序调试中需要解决不确定性问题，提出的基于状态冻结的确定性检查点设置方法，可以避免检查点应用中孤儿消息和多米诺效应，活锁3个问题，通过消化记录的方法处理中途消息问题，采用记录／重放方法解决并行调试中的不确定性问题，基于状态冻结的确定性检查点设置方法，有效地解决了并行程序调试器和检查点结合时产生的诸多问题，该方法具有结构清晰，易于实现的优点，基于此技术，设计并实现了一个并行调试工具－DENNET。     

稀疏磁共振图像重建算法的GPU并行设计与实现

基于压缩感知CS(Compressed Sensing)理论的稀疏磁共振图像MRI(Magnetic Resonance Imaging)重构算法包含大量的浮点运算,重构所花费的时间要远远大于傅里叶正反变换重构算法。针对该问题,利用图形处理器GPU(Graphic Processing Unit)强大的并行处理能力,在NVIDIA CUDA(Compute Unified Device Architecture)的框架上对正交匹配追踪OMP(Orthogonal Matching Pursuit)算法进行并行化的设计与实现。实验结果表明,基于GPU实现的算法具有较高的迭代重构速度,对1 0242大小的磁共振图像的重构仅为1.4秒,是CPU实现的24倍,可以满足实际应用对实时性的要求。