应用于多值逻辑的双传输管逻辑网络综合

为实现静态电压型多值逻辑电路, 提出了一种采用双传管逻辑(DPL)结构的设计方案及综合方法. 在该设计方案中,文字运算电路也是采用普通MOS管来实现, 而无需对阈值作任何的调整. 通过建立描述双传输管开关状态与信号之间相互作用关系的传输运算表示式,实现了对电路的有效综合. 对三值单变量函数电路、三值与/与非门、或/或非门、三值模3乘法器和三值T门的设计结果,验证了所提出方法的有效性. 在此基础上总结出了采用DPL设计三值电路的反演法则和对偶法则，使用这些法则可在不改变电路结构的基础上方便地得到相应的补函数和对偶函数电路, 从而增强电路的功能. 所提出的设计方法和法则可用于对三值复杂函数的综合.     

多值低功耗双边沿触发器的简化设计

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果表明其逻辑功能正确且能有效地降低功耗。     

多值低功耗双边沿触发器设计

通过分析现有基于二值时钟的二值双边沿触发器的设计思想，设计了基于二值时钟的三值双边沿触发器。进一步利用多值时钟的多个跳变沿设计了基于三值时钟的三值双边沿触发器，充分利用了多值信号携带信息量大的优点，设计的三值双边沿触发器结构简单。模拟结果表明，设计的三值双边沿触发器具有正确的逻辑功能，并可以大幅降低功耗。     

一种新型大动态范围CMOS图像传感器

提出了一种具有新型像素结构的大动态范围CMOS图像传感器,通过调整单个像素的积分时间来自适应不同的局部光照情况,从而有效提高动态范围。设计了一种低延时、低功耗、结构简单的新型pixel级电压比较器及基于可逆计数器的时间-电压编码电路。采用0.6μm DPDM标准数字CMOS工艺参数对大动态范围像素单元电路进行仿真,积分电容电压Vcint与光电流呈良好的线性关系,其动态范围可达126dB。在3.3V供电电压下,单个像元功耗为2.1μW。     

基于低阈值技术的低电压低功耗三值TTL电路设计

根据TTL电路阈值电压和PN结压降的关系,提出TTL电路低阈值设置及中间电平生成方法,使三值TTL电路可工作于3V电源电压,并从开关级设计了适合于3V电源工作的三值TTL电路.经计算机模拟表明,该电路不仅具有正确的逻辑功能,且比采用传统的5V电源的对应电路结构简单,速度更快,而功耗则节省50%以上.     

关于CMOS传输门的应用开发

本文提出了CMOS传输门在信号的产生、变换、控制和观测等方面的应用。     

基于钟控传输门绝热逻辑电路的绝热FIFO设计

通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理等难题,实现了深度为16的基于CTGAL电路的绝热FIFO结构.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能,与基于有效电荷恢复逻辑（ECRL）的绝热FIFO相比较,电路平均功耗节省达71%.     

基于BiCMOS的高性能CML三值D型触发器的设计

结合电流模逻辑(current mode logic, CML)电路的高速低摆幅、抗干扰能力强、适合在高频下工作的优点以及BiCMOS电路高速大驱动的优点,设计了一种结构简单的基于BiCMOS的高性能CML三值D型触发器。采用TSMC 180nm工艺,使用HSPICE进行模拟。结果表明,所设计的触发器不仅具有正确的逻辑功能,且结构简单,与目前先进的三值D型触发器相比,平均D-Q延时降低95.6％～98.4％,PDP降低16.2％～96.8％,同时工作频率可高达15GHz,适合高速和高工作频率的应用。     

四值绝热动态D触发器开关级设计

研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态D触发器相比,节省功耗约90%.     

四值与非门离散逻辑电路的研究

采用双极型晶体管设计出了四值TTL非门和与非门,均属于离散逻辑电路.这类门电路可以用于构成四值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用.     

新型电流型CMOS三值施密特电路设计

以开关信号理论为指导,建立了实现电流型CMOS三值施密特电路中阈值控制电路的电流传输开关运算. 在此基础上提出了一种新的电流型CMOS三值施密特电路设计, 该电路可提供三值电流和电压输出信号. 电路的两个电流回差值的大小只需通过改变MOS管的尺寸比来调节. 与以往设计相比,所提出的电路具有结构简单、回差值调整容易以及可在较低电压下工作等特点. 采用TSMC 0.25 μm CMOS 工艺参数和1.5 V电源电压的HSPICE模拟结果验证了所提出设计方法的有效性和电路所具有的理想回差特性.     

采用二相功率时钟的能量恢复型CMOS触发器设计

基于绝热开关或能量恢复技术, 提出了应用于低功耗系统的主从型绝热D触发器、SR触发器和JK触发器设计. 所 提出的这些电路工作于二相正弦功率时钟，这有助于降低功率时钟电路的设计难度. 通过接入两个与功率时钟相连的弱 nMOS管解决了输出悬空态问题. 电路采用传输开关作为逻辑输入模块, 消除了接地端, 因而具有更低的能耗.应用绝热JK 触发器，并以十进制加法计数器为例演示了能量恢复型时序电路的设计.通过采用0.5 μm 互补金属氧化物半导体(CMOS) 工艺参数的集成电路模拟程序(SPICE)模拟，结果验证了该触发器较之以往的设计具有更低的功耗.     

一种共振隧穿二极管三值逻辑电路设计方法

通过对多值单稳态-多稳态转换逻辑单元的分析,发现开关信号理论可以准确地解释其工作原理。在此基础上,提出了三值共振隧穿二极管电路一般结构,用于实现任意三值逻辑函数。相应的电路设计方法可归为求取开关函数的最简表达式,并用异质结场效应晶体管实现,从而避免电路中共振隧穿二极管参数的调整,简化整个设计过程。模拟仿真表明所设计的电路具有正确的逻辑功能。     

CMOS低压差集成稳压器的设计

CMOS低压差集成稳压器是为便携式电子产品的需要而设计的一种低功耗、低压差集成稳压器.采用CMOS串联式集成稳压电路，内设过流保护电路、过热保护电路.给出了设计电路并分析了工作原理.采用CSMC 0.5 μm工艺模型，利用Hspice对电路进行了仿真，仿真结果为：输出电压3.3 V，最大输出电流300 mA，最大静态电流80 μA，当输出电流为300 mA时，压差为150 mV，满足低功耗，低压差集成稳压器的要求.     

一种Si CMOS的Ka波段毫米波功率放大器

为了满足毫米波雷达或通信系统对更高发射功率的需求,基于65 nm Bulk Si CMOS工艺制程设计了一款Ka频段功率放大器.该功率放大器工作于30～32 GHz,采用了共源共栅差分对结构的两级放大单元,使用中和电容增强电路的稳定性,并以变压器为基础设计实现了片上无源阻抗匹配网络.经过测试,该功率放大器在工作频段内的...     

分裂法在求解非线性动态电路中的应用

研究了非线性动态电路的分块算法,把非线性动态电路分割成若干个线子电路和一组含有非线性元件的联络支路。在任意长时间间隔内,用多端动态电源等效替代线性子电路。在每一次积分步长的计算中,只需确定联络支路的状态值,为分析含有大量线性元件的非线电路提供了有效方法。     

一种基于电路简化的DRAM逻辑参数提取方法

提出了一种动态随机存储器（DRAM）逻辑参数提取的新方法。利用DRAM在给定一组输入激励波形时只有部分存储单元是活动的以及电路结构很规整的特点，通过去掉不活动存储单元及合并活动Bit线上的负载来简化电路。提出了DRAM逻辑的激励波形生成等算法，减少了逻辑参数提取过程中引入的人为误差。研究表明，新方法能够很好地保持电路原有的功能特性和电气特性，基于此方法测得的逻辑参数有较好的精度，并大大加快了提取速度。