分组密码RC6在TMS320C6201上的实现

在TI公司的DSP芯片TMS320C6201上实现分组密码RC6。利用TMS320C6201的特点利用汇编语言实现算法的加、解密过程,其中对128bits的RC6每秒钟实现加密157.1Mbits, 每秒解密154.2Mbits,实现速度比较理想。     

基于TMS320C6201的嵌入式图像匹配计算机

TMS320C6201是新一代高性能超长指令字定点DSP芯片,运算处理速度高达1600MIPS,非常适合应用于嵌入式实时系统,因此,本文开发了基于TMS320C6201的嵌入式图像匹配计算机。     

DSP片外高速海量SDRAM存储系统设计

介绍使用同步动态RAM（SDRAM）扩展嵌入式DSP系统高速超大容量外部存储空间的设计方法;结合已成功实现的、基于TMS320C6201的数字信号处理系统,论述使用IS42S16400 SDRAM芯片设计DSP片外同步存储系统的具体实现方案;详细讨论TMS320C6201的EMI与SDRAM的接口设计及编程方法。     

基于TMS320C6201 DSP的视频图像语音传输系统的硬件设计

提出了基于TMS320C6201DSP芯片的视频图像语音传输系统的硬件方案并给出了硬件实现的总体框图。     

利用TMS320C6201DSP芯片进行图像压缩

介绍了利用TMS320C6201DSP芯片进行实时图像压缩的软件设计。结合该芯片的编程特点介绍了压缩算法,并给出了部分关键程序,具有一定的参考价值。     

TMS320C6201/6701 DSP处理器与FLASH存储器的接口设计

高性能DSP处理器与FLASH存储器的接口设计是开发基于TMS320C6000系列DSP的嵌入式实时系统的一项重要技术。以基于三个TMS320C6201/6701DSP芯片开发成功的嵌入式并行图像处理实时系统为例,介绍了高性能DSP处理器与FLASH存储器的接口设计技术以及引导程序的生成。     

基于TI DSP和SUPERV芯片的双DSP数字信号处理机设计

根据数字信号处理器的应用特点,具体讨论了TMS320C6201芯片和DSP&CPU芯片SUPERV相结合构成的一种双DSP数字信号处理硬件平台的设计实现,同时就芯片各种接口和复位的具体实现方案给出了相应的原理框图.     

基于SDRAM的DSP片外高速海量存储系统设计

介绍了使用同步动态RAM(SDRAM)扩展(TMS320C6201DSP系统外部存储空间的设计方法,讨论了C6201的EMIF(Extermal Memory Interface)与SDRAM的硬件接口实现并给出配置程序。而且详细介绍了基于IS42SI6400SDRAM芯片的某数字信号处理系统DSP片外高速大容量同步存储系统的具体实现方案。     

基于DSP技术的H.263+视频编码协议的实现

采用TI公司的TMS320C6201评估板来实现H．263＋编码。首先采用快速算法降低编码的复杂度。然后根据TMS320C6201的结构和C编译器的特点进行C语言程序的优化，来达到降低芯片内存和加快处理速度的目的。     

基于TMS320C6201的G.723.1多通道语音编解码的实现

介绍了一种基于TMS320C6201的ITU－T G．723．1全双工实时多通道语音编解码的实现.首先简要介绍了G．723．1标准和C6201的芯片结构,然后提出了基于C语言和汇编语言的各种优化方法以降低计算量,最后给出了各个主要模块的性能指标.该实现能够在200MHz的C6201 DSP上实现16路语音信号的实时编解码,完全符合ITU－T G．723．1标准的定点算法,通过了ITU－T的所有测试矢量.