伪码测距中码跟踪环的FPGA实现

码跟踪环的设计是伪码/载波相位联合测距系统的一个关键环节.分析了伪码跟踪环路的结构,利用查表法、二阶环路分别对NCO和环路滤波器等关键部分进行了设计,并给出了相应的电路结构.系统仿真与FPAG片上测试结果表明,实现了伪码准确、实时跟踪,跟踪到的伪码相位误差小于载波相位的周期长,设计的跟踪环具有一定工程应用价值.     

码分多址通信的伪码调制技术

码分多址通信从本质上说就是扩频通信扩频与其它通信方式的主要区别就在于它具有伪码调制（解调）过程，因此，伪码调制中的关键技术就显向非常重要。本文介绍伪码产生与时钟分频两项技术。     

伪随机数发生器的FPGA实现与研究

在很多实际应用中，直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。本文给出了基于线性反馈移位寄存器电路，并结合FPGA的特有结构，设计了一种简捷而又高效的伪随机序列产生方法。最后通过统计对比，说明了这种方法所产生的随机序列不仅可具有极长的周期，而且还具有良好的随机特性。     

伪码扩频航天测控体制设计

在分析伪码扩频的可行性和工作原理的基础上，介绍了伪码扩频测控系统的构成和工作过程，设计了伪码扩频信号的调制方式、解调过程和信号的帧结构，探讨了伪码的捕获和跟踪方式。研究结果表明，伪码扩频测控体制具有抗干扰、低截获、信号隐蔽、测距精度高等优点，能够满足未来我国深空测控的需要。     

基于FPGA的伪码测距电路的设计与实现

介绍了基于伪码测距的某定位系统的设计方案，简要分析了伪码测距的原理，研究了和FPGA实现伪码的捕获与跟踪的方法。     

GPS信号结构及其测距码研究

简述了GPS概念、伪随机序列概念以及GPS卫星通信系统信号结构组成;在GPS信号测距码内容里,阐述了C/A码,P码和L2C码的特点和产生方法,以MATLAB作为工具,对GPS的卫星几种常见的测距码序列的产生进行仿真,经分析比对,产生序列准确无误。为进一步研究GPS卫星信号的接收和破译提供了依据。     

扩频系统的伪码同步方法

介绍扩频系统中常用的几种伪码同步方法，及它们的适用环境和优缺点，并给出应用实例。     

基于FPGA的PRBS伪随机序列的实现与研究

首先描述了伪随机序列的原理特性和生成方法，然后分析应用FPGA来实现伪随机序列的原理，并且详细讲述PRBs数据流的产生和检测的实现方法，利用FPGA器件的特殊结构，非常有效地节约了逻辑资源。然后利用仿真软件对设计进行了实现和验证。对于如何检测伪随机序列，提出两种不同的检测方法，做出比较并分析其利弊，最后指出伪随机序列的使用范畴。     

多径信号对伪码扩频测距系统性能的影响

分析了多径效应对伪码扩频测距精度的影响,研究了航天测控系统中多径信号的特征,建立了系统的信道模型。利用MATLAB搭建仿真平台,比较了不同环境下多径效应对测距精度的影响。仿真结果表明：测距误差的均值和抖动随着信噪比的增大而减小,莱斯因子越大,测距误差的均值越小;而多径信号的相对延迟越大,多径信号的数量越多,测距误差的抖动越大。     

GPS P码信号反推产生算法的研究与仿真

针对GPS高精度定位中本地产生P码的需求,提出了一种从给定GPS时间反推P码寄存器状态的方法。通过对P码产生机理的分析,利用MATLAB对算法进行了仿真实现。仿真结果表明,采用该算法能够产生任意时刻、长度的P码。利用产生的P码数据,对其相关特性等进行了分析,从而进一步验证了算法的正确性。     

基于FPGA的GPS相关器改进方案

在GPS芯片或者其他信号处理芯片中,经常需要做移动相位进行相关的运算,用硬件来实现这样的运算是相当耗资源的,但有时候也不可避免。基于此,在传统的采取循环移位寄存器存储数据并且移位来进行相关运算的基础上提出一种新的方案,考虑到FPGA有大量现成的Block RAM可以利用,所以采用Block RAM来存储数据并且通过改变Block RAM地址来进行相关运算,理论和实践证明,该方法达到了同样的目的并且更加经济有效,节省了大量资源。     

GPS C/A码发生器的仿真研究与FPGA设计

全球定位系统（Global Positioning System,GPS）能够向全球范围内的用户提供全天候的高精度导航、定位和授时服务,在军用和民用领域得到了广泛的应用.以GPS系统的测距码粗码C/A码为研究对象,在深入研究C/A码信号生成原理的基础上,利用Matlab中的Simulink对C/A码信号的生成进行了建模、仿真和分析,并利用FPGA设计并实现了C/A码发生器,详细说明了C/A码生成的设计原理,对其中的关键模块进行了设计和分析,给出了具体实现方案,同时阐述整个应用程序的流程,设计采用抽头选择控制端设置产生不同GPS卫星号的C/A码,最终仿真进一步验证了其结果的正确性,它可以产生任意GPS卫星号的C/A码,设计中采用VHDL语言实现的C/A码程序,可应用于基于FPGA的GPS接收机设计中,对研究我国的北斗导航系统接收机有一定的借鉴意义.     

基于伪码互相关特性的GPS信号捕获算法

高动态GPS接收机研究的核心是信号的捕获与跟踪算法,在接收机硬件实现时,系统性能与资源消耗直接受捕获算法的影响。结合时域滑动相关法和基于FFT的频域捕获算法各自的优点,提出一种基于伪码互相关特性的快速捕获算法,在不影响系统性能的前提下,既加快了捕获速度,又降低了资源消耗,实现了捕获速度和资源消耗二者的平衡。     

基于FPGA伪随机码发生器的实现

文章讨论了在FPGA上利用线性反馈移位寄存器实现伪随机码发生器的方法,运用VHDL语言描述各部分的设计,这样不但利于随时修改而且还节省了设计的周期和简化了整个设计。此设计以Altera公司的QuartusⅡ为开发平台,经逻辑综合、布局布线后,适配到FPGA芯片中,给出了仿真结果,最后还给出了在示波器上显示的波形及其相关的分析。     

非相干扩频接收机伪码跟踪环设计及FPGA实现

伪码跟踪环的设计是实现非相干扩频接收机的关键环节。为了实现非相干扩频接收机的伪码跟踪,设计了能量归一化的延迟锁定跟踪环,给出了环路的实现结构及环路参数的计算方法。分析了非相干扩频的特点,指出环路设计的关键点,在此基础上阐述了码环鉴别器、环路滤波器、超前滞后码发生器的设计及实现方法,并给出一套具体的实现参数。Modelsim仿真结果及FPGA实测数据表明所设计的环路能对伪码进行精确跟踪。     

压制干扰对GPS接收机码跟踪环的性能影响分析

压制干扰是GPS接收机面临的重要的人为威胁之一,对伪码跟踪的跟踪测距精度产生影响,甚至导致伪码跟踪环失锁。干扰对伪码跟踪环的影响模型涉及许多因素,建模比较困难。以常用的非相干超前减滞后功率延迟锁定环为例,建立了码跟踪环在宽带噪声干扰、窄带干扰和点频干扰下的跟踪误差模型,比较了压制干扰对C/A码和P(Y)码跟踪环性能的不同影响。通过对不同干扰方式下C/A码和P(Y)码跟踪误差的仿真,得出了对C/A码和P(Y)码跟踪环性能影响较大的干扰方式和干扰频率,为GPS接收机干扰方法和抗干扰措施的选择提供了理论依据。     

基于FPGA直接序列扩频系统的设计

针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点,提出了一种基于FPGA的直接序列扩频系统设计。该设计采用63位的pn码作为扩频调制的码序列,在发送端,对信息码进行扩频调制;在接收端,对收到的扩频调制信号进行解扩,增强了系统的抗干扰性和可靠性。同时在Altera公司的Quartus II软件中,使用硬件描述语...