基于IP核双口RAM的FPGA与DSP EMIF的接口设计

给出了TMS320C30DsP通过EMIF接口与FPGA的片内双口RAM模块进行数据通信的一个设计方案。FPGA将处理完的数据给到片内的双口RAM模块,由DSP通过EMIF读双口RAM的内容;反之亦然。以此完成对数据的发送和接收。通过实验测试,该设计方案实现了数据的正确传输。     

TMS320C6713DSPEMIF接口与FPGA双口RAM接口设计

文章给出了TMS320C6000 DSP通过EMIF接口与FPGA的片内接收模块进行数据通信的一个设计方案,DSP将处理完的数据通过EMIF接口传送到FPGA的片内接收模块双口RAM,双口RAM采用PING-PONG结构的设计。双口RAM完成对数据的接收。通过实验测试,该设计方案实现了数据的正确传输。     

DSP EMIF与FPGA双口RAM高速通信实现

现代电子技术的快速发展使得大量的数据需要处理与传输,为解决该问题,通过TMS320C6455的EMIF接口实现了DSP与FPGA之间的数据双向快速通信。FPGA通过EMIF接口将内部RAM中的数据传输给DSP进行处理,DSP将处理后的数据结果再通过EMIF接口传送到FPGA的片内接收模块双口RAM并进行存储。EMIF通道实现了对数据的传输,双口RAM完成了对数据的接收。实验结果表明,该设计方案能够实现数据的双向快速正确传输。     

采用CPLD的多通道SCI控制器设计

新研究的多路串行通信控制器是把主PC与接入其中的各个端口设备或模块相连的关键部件,作为主PC与其他被控设备或模块通信的枢纽。控制器将主PC送来的并行数据转换成串行数据,并按照地址通过相应的RS422链路发送出去;同时也接收被控设备通过RS422链路送来的串行数据,并转换成并行数据存储到双口RAM(DPRAM)中,通过PCI总线接口逻辑送往主PC。     

基于FPGA的简易通用异步收发器设计

介绍了通用异步收发器（UART）的基本功能和数据帧格式，根据接收和发送两个主要部分设计了FPGA的UART功能模块，并采用状态机进行设计描述。仿真和试验结果表明该设计稳定可靠。     

TD-LTE中基于EMIF的数据采集系统设计

基于对TD-LTE无线综合测试仪中DSP与FPGA之间并行数据通信技术的研究与分析,设计了一种基于FPGA的EMIF,可与片内接收模块进行数据传输。DSP在收到中断信号后,将数据通过EMIF传输到FPGA的片内接收模块,两片RAM通过乒乓结构的设计操作,完成对数据的接收。经过仿真、综合、板级验证、联机调试等工作,该设计方案实现了数据的正确传输,已应用于测试仪表的开发。     

基于FPGA的LED点阵系统控制器的设计与实现

为了适应不同场合对LED点阵控制器的需求,实现能方便调整控制器的各种功能参数,介绍一种基于FPGA器件,以FSM方式实现的LED点阵系统控制器。该控制器的主要控制电路都在一个FPGA器件中综合实现,内部主要由串口通信模块、双口RAM模块、显示数据处理与传输模块、工作时钟发生器模块等四大模块构成。双口RAM模块由可参数化宏功能模块定制而成,其他模块以Verilog语言描述内部逻辑。控制器与驱动电路之间采用08接口相连,控制器与PC监控中心通过RS-232串口形式进行数据传输。通过在Quartus II平台上仿真及下载验证,控制器能实时地接收串口数据,实现文字和位图的显示功能。该控制器具有硬件简洁、扩展方便、可靠性高等优点。     

基于有限状态机的QPSK调制系统发送模块FPGA实现

分析了所设计的通信系统发射波形的帧格式,结合有限状态机（Finite State Machine,FS M）的设计思想,在FPGA上实现了通信系统的发送模块,将同步头数据、标志位数据 、相位校正数据、正文数据各部分数据按先后顺序有序发送,实现了模块间的无缝链接,使 系统的数据发送稳定可靠。     

基于FPGA的扫描跟踪图像实时显示

以ALTERA公司StratixⅡ系列EP2S60F672I4N FPGA为处理核心,一路将所接收的图像数据经过Linkport模块进行时序转换后送入DSP,DSP在对图像数据处理后,计算出目标位置;另一路对所接收的图像数据在两块SRAM缓存下,以两块SDRAM组成的乒乓结构为存储单元,对不同模式下接收的16 bit图像数据实现了90°旋转,经过数据压缩,在接收到DSP所发送的目标位置后,在目标位置上进行字符叠加,并送入所配置的ADV7179显示时序后进行显示输出。最后对各个模块之间数据处理与相应的时序关系和显示中可能出现的问题进行了简要的分析。     

FPGA技术在数字声波升级仪器中的应用

该文介绍了使用美国ACTEL公司的ProASICplus系列芯片来实现数字声波测井仪中编解码,采样参数控制,内部构造两个双端口 RAM作为模数转换器和DSP之间的数据缓冲器,以及波形数据上传等功能.该设计采用了单片FPGA芯片代替原先多DSP和多FPGA芯片,完成增益控制,采集控制,指令编解码等功能,同时使电路简单,器...     

以太网MAC控制器的MII接口转RMII接口的实现

RMII接口是简化的MII接口,是为了解决MII接口标准中信号线过多而造成的过多的功耗.首先介绍了IEEE802.3以太网MAC控制器MII接口标准以及RMII接口标准.根据两种接口标准之间的关系,阐述了在以太网MAC芯片中加入RMII接口的一种设计方案,用Verilog hdl语言实现了MII标准到RMII标准之间的转换,并经过了仿真,综合,布局布线,并用QuartusⅡ软件下载到基于SEP3203处理器的GE02 FPG-A开发板上,实现了板级仿真.成功与PC机实现了全双工和半双工的以太网数据帧的收发,达到了设计目标.     

一种MII/RMII/SMII可复用以太网接口收发器IP核设计

以太网技术的高速发展,使得利用以太网进行通信和数据交换已成为当今社会通信的潮流和方向。在很多以太网产品设计中都需要设计以太网接口电路,本文介绍了一种基于FPGA的10/100Mb/s以太网接口收发器的IP核设计。该IP核可工作于MII/RMII/SMII模式,通过FPGA验证可作为独立模块应用于相关以太网芯片设计中。     

基于快速以太网物理层的实时高速数字视频传输

从剖析快速以太网物理层的基本工作原理入手,解释了4B/5B数据编解码与时钟同步的基本原理,结合FPGA,阐述了基于典型物理层芯片RTL8208的高速数字视频传输的基本设计思想.给出了传输效率不低于90%视频数据MAC层帧格式以及实用的系统基本结构.最后就板级设计准则和关键设计参数进行了简要说明.     

低成本远程语音监控系统的设计

介绍了一种运用DSP(数字信号处理器)控制的基于以太网传输的低成本高音质语音监控系统,该系统主要由语音采集模块和语音传输模块组成.语音采集模块由TI公司的16位高速DSP芯片TMS320VC5402和语音处理芯片MC14LC5480组成,语音传输模块由DSP控制以太网控制器8019通过双绞线连接到远端PC来完成,能在远端PC上控制监控的启停及现场回放.文中给出了硬件设计结构和软件设计流程.     

一种基于DSP的数据以太网传输系统

为了满足高速信号处理要求,本文设计和实现一种基于DSP的高速数据以太网传输及处理系统,能够实现超过1M字的采样,并实时通过以太网传输给上位机.通过32位150M快速DSP(TMS320F2812)控制CPLD(EMP240)驱动10M的RTL8019AS网络芯片,实现了DSP和上位机的以太网数据传输,速度超过1M.利用数字信号处理器DSP和RTL8019AS实现了以太网数据的实时传输,完成了以TMS320F2812为核心处理系统与以太网连接的硬件接口.应用此硬件平台实现了嵌入式TCP/IP协议,完成了通过以太网和机之间传输数据.     

基于以太网技术的立体视觉图像采集系统

设计了基于DSP和以太网技术的立体图像采集平台,将两个CMOS图像传感器获取到的图像对经过DSP处理后通过以太网传输至PC机端接收。采用了乒乓缓存的双RAM结构,扩大了数据吞吐量。就该系统的设计原理及接口连接关系进行了详细论述,最后给出了网络传输流量测试结果。     

一种嵌入式系统的以太网接口实现方案

以太网是构建分布式控制系统的一种理想通信平台,介绍了一种嵌入式系统的快速以太网接口方案,该方案采用适于控制的TMS320F2812DSP作为主控芯片,采用SMSC公司的LAN91C113I作为以太网接口芯片,具有接口简单方便易于实现的优点,为在分布式控制系统当中应用以太网通信技术提供了一种解决方法．本文详细讨论了LAN91C113I与TMS320F2812的硬件连接及基于DSP／BIOS的软件程序设计。     

基于DM9000A的DSP以太网接口设计与实现

为了实现DSP与外围设备进行以太网数据通信,采用了一种基于网络控制芯片DM9000A的DSP以太网接口实现方式。它以TI公司的DSP处理器TMS320F28335和DM9000A网络芯片为硬件平台,通过DSP总线控制DM9000A内部寄存器,完成DM9000A的初始化以及底层以太网数据的发送接收,并对TCP／IP协议进行裁剪,包括IP,ARP,ICMP,UDP和TCP等协议,实现了适用于DSP设备的以太网数据通信功能。     

基于DSP的TCP/IP协议的应用研究

文章提出了一种基于DSP的TCP／IP协议的应用方法。对于TCP／IP协议进行了简单的介绍．给出了DSP与以太网控制器RTL8019AS的接口电路以及相关的软件设计流程圈，并对RTL8019AS进行了详细的介绍．完成了该系统的开发。实际应用表明：该系统可以将数据按网络协议处理，实现数据的以太网传输。     

Design and Research of Remote Debugger and Upgrade System for DSP

On the basis of the actual DSP system development, illustrated is the design of the connection between DSP and Flash, compiled are the integrity procedures of Flash erasure and programming. Besides, designed is the connection between full-duplex Ethernet controller RTL8019AS with the external memory interface of DSP. Furthermore, the steps of flash online programming through Ethernet are described in detail. The remote upgrade and uphold are realized by the design.