反应生成的TiSi_2薄膜特性及TiSi_2/poly Si栅结构特性、TiSi_2/n~+-Si接触特性和形貌的研究

<正> 一、引言 随着集成电路的发展,集成度的提高,器件尺寸将逐渐缩小,此时RC延迟时间及接触电阻的影响将越来越显著。目前广泛应用的多晶硅栅材料在亚微米技术中已不再适用,取代它的有硅化物/多晶硅栅。由于TiSi_2的电阻率低,形成温度低,因此是人们最重视的硅化物。本文对反应生成的TiSi_2/poly Si栅结构及TiSi_2/n~+-Si的接触特性进行了系统研究,有助于     

TiSi_2薄膜的形成特性及TiSi_2/多晶硅复合栅结构的研究

本文用反应生成和合金靶溅射两种方法生成了TiSi_2薄膜,并对其形成特性进行了研究,同时将所形成的TiSi_(?)薄膜应用于MOSFET和MOS电容的制作中.结合电学性反的测量和TEM(横截面)在位观察,研究了TiSi_2/多晶硅复合栅结构的特性,发现当多晶硅厚度小于某一临界值时,经高温炉退火后,SiO_2/Si界面将会产生许多新的界面在,SiO_(?)层中会产生缺陷.对离于注入和热扩散掺杂的两种样品,多晶硅层厚度的这个临界值几乎是相同的.根据我们的实验和分析结果,证实了在TiSi_2薄膜的形成过程中所引入的应力是产生上述现象的基本原因.     

TiSi_2/n~+poly-Si复合结构热处理对磷再分布及RIE的影响

本文对热处理过程中多晶硅中掺杂磷在 TiSi_2/n+poly-Si复合结构中的再分布行为和产生原因及其对RIE刻蚀的影响进行了系统的研究,提出了抑制高掺杂多晶硅中磷外扩散的方法和微图形成形应在退火前完成的建议.研制成的沟道长度为 0.6 μm的 TiSi_2polycide结构 LDD NMOSFET’S性能优良.     

TiSi_2/N~+-poly Si/SiO_2/Si MOS结构的电学特性

<正> 一、 引言 随着半导体器件向微小型化发展,电路的速度与栅极和互连材料密切相关。目前应用较广的多晶硅栅技术具有自对准形成源漏区、低阈值电压、高温热稳定性好等优点。但多晶硅的电阻率较高,严重影响了电路速度的提高。在多晶硅上生长一层具有高电导率的TiSi_2薄膜取代多晶硅作为栅电极,可以有效地克服多晶硅电阻率高的缺点,提高电路速度。 本实验采用NH_3等离子体增强热退火,使Ti/poly Si固相反应形成TiSi_2,同时表面形成一层很薄的TiN。TiN被证明是一层良好的扩散阻挡层。通过对TiN/TiSi_2复合薄膜的薄层电阻测试和MOS高频C—V测试,证明这种方法是可行的。     

表面处理对HfO_2栅介质MOS电容界面特性的影响

在溅射淀积HfO2栅介质之前,采用NO、N2O、O2+CHCCl3(TCE)进行表面预处理。结果表明,预处理能改善界面和近界面特性,减小界面层厚度,尤其是新颖的TCE+少量O2的表面处理工艺,能有效抑制界面层的生长,大大降低界面态密度,减小栅极漏电流。其机理在于TCE分解产生的Cl2和HCl能有效地钝化界面附近Si悬挂键和其它结构缺陷,并能去除离子污染。     

低温退火对具有HfO2/TiN栅结构的MOS电容电学性能的影响

The effects of low temperature annealing,such as post high-k dielectric deposition annealing(PDA),post metal annealing(PMA)and forming gas annealing(FGA)on the electrical characteristics of a metal–oxide–semiconductor(MOS)capacitor with a TiN metal gate and a HfO2dielectric are systematically investigated.It can be found that the low temperature annealing can improve the capacitance–voltage hysteresis performance significantly at the cost of increasing gate leakage current.Moreover,FGA could effectively decrease the interfacial state density and oxygen vacancy density,and PDA could make the flat band positively shift which is suitable for P-type MOSs.     

钝化处理对Al2O3/InP MOS电容界面特性的影响

制备了Al/Al_2O_3/InP金属氧化物半导体(MOS)电容,分别采用氮等离子体钝化工艺和硫钝化工艺处理InP表面。研究了在150、200和300 K温度下样品的界面特性和漏电特性。实验结果表明,硫钝化工艺能够有效地降低快界面态,在150 K下测试得到最小界面态密度为1.6×10¹⁰ cm^-2·eV^-1。与硫钝化工艺对比,随测试温度升高,氮等离子体钝化工艺可以有效减少边界陷阱,边界陷阱密度从1.1×10¹² cm^-2·V^-1降低至5.9×10¹¹ cm^-2·V^-1,同时减少了陷阱辅助隧穿电流。氮等离子体钝化工艺和硫钝化工艺分别在降低边界陷阱和快界面态方面有一定优势,为改善器件界面的可靠性提供了依据。     

表面预处理对Ge MOS电容特性的影响

通过不同气体(NO、N2O、NH3)对Ge衬底进行表面预处理,生长GeOxNy界面层,然后采用反应磁控溅射方法生长HfTiO薄膜,制备HfTiO/GeOxNy叠层高k栅介质Ge MOS电容,研究表面预处理对界面层以及界面层对器件性能的影响.隧穿电子扫描电镜(TEM)、栅电容-电压(C-V)栅极漏电流-电压(J-V)的测量结果表明,湿NO表面预处理能生长高质量的界面层,降低界面态密度,抑制MOS电容的栅极漏电流密度.施加高场应力后,湿NO表面预处理样品的平带漂移及漏电流增加最小,表示器件的可靠性得到有效增强.     

HfTiO高k栅介质Ge MOS电容的制备及特性分析

采用反应磁控溅射方法和湿氮退火工艺在Ge衬底上分别制备了HfO2和HfTiO高介电常数(k)栅介质薄膜。电特性测量表明,HfTiO样品由于Ti元素的引入有效提高了栅介质的介电常数,减小了等效氧化物厚度,但同时也使界面态密度有所增加。控制HfTiO中Ti的含量及表面预处理工艺有望改善HfTiO/Ge界面质量。     

表面钝化对HfTiON栅介质Ge MOS电容性能的影响

通过NO、N2O对Ge衬底进行表面钝化,生长GeOxNy界面层,然后采用反应磁控共溅射方法制备HfTiN薄膜,并利用湿N2气氛退火,将HfTiN转化为HfTiON高κ栅介质.研究了表面钝化对MOS器件性能的影响,结果表明,湿NO表面钝化能改善界面质量,有效降低MOS电容的栅极漏电流,增强器件的可靠性.     

高温氧化对SiC MOS器件栅氧可靠性的影响

SiC金属氧化物半导体(MOS)器件中SiO2栅氧化层的可靠性直接影响器件的功能.为了开发高可靠性的栅氧化层,将n型4H-SiC (0001)外延片分别在1 200,1 250,1 350,1 450和1 550℃5种温度下进行高温干氧氧化实验来制备SiO2栅氧化层.在室温下,对SiC MOS电容样品的栅氧化层进行零时击穿(TZDB)和与时间有关的击穿(TDDB)测试,并对不同干氧氧化温度处理下的栅氧化层样品分别进行了可靠性分析.结果发现,在1 250℃下进行高温干氧氧化时所得的击穿场强和击穿电荷最大,分别为11.21 MV/cm和5.5×10-4 C/cm2,势垒高度(2.43 eV)最接近理论值.当温度高于1 250℃时生成的SiO2栅氧化层的可靠性随之降低.     

表面预处理对HfO2栅介质MOS器件漏电特性的影响

采用反应磁控溅射方法,在Si衬底上制备了不同表面预处理和不同后退火处理的HfO2栅介质MOS电容。测量了器件的C-V和I-V特性,并进行了高场应力实验。器件的界面特性和栅极漏电机理分析表明,界面态和氧化物陷阱是引起大的栅极漏电流的主要因素。采用新颖的O2 CHCl3(TCE)表面预处理工艺,可以显著降低界面态和氧化物陷阱密度,从而大大减小栅极漏电流和SILC效应。     

不同气体退火La_2O_3栅介质Ge MOS电容的电特性

采用电子束蒸发方法,在Ge衬底上淀积La_2O_3高k栅介质,研究了O_2、NO、NH_3和N_2不同气体退火对MOS电容电特性的影响。测量了器件的C-V和I-V特性,并进行了高场应力实验。结果表明La_2O_3在N_2气氛中退火后,由于形成稳定的LaGeO_x而有效地降低了Q_(ox)和D_(it),从而获得低的栅极漏电流,同时获得较高的栅介质介电常数(18)。     

O2+CHCCl3氧化对6H-SiC MOS电容界面特性的改善

采用新颖的干O2 CHCCl3(TCE)氧化工艺，制备了P型和N型6H—SiCMOS电容器，并与常规热氧化工艺以及氧化加NO退火工艺进行了对比实验。结果表明，O2 TCE氧化不仅提高了氧化速率，而且降低了界面态密度和氧化层有效电荷密度，提高了器件可靠性。可以预测，O2 TCE氧化与湿NO退火相结合的工艺是一种有前途的制备高沟道迁移率、高可靠性SiCMOS—FET的栅介质工艺。     

不同温度退火的HfTiON栅介质MOS电容电特性研究

在N2/O2气氛中,使用Ti、Hf靶共反应溅射在衬底Si上淀积一种新型栅介质材料HfTiON,随后分别在N2气氛中600°C和800°C退火2min。电容电压(C-V)特性和栅极漏电流特性测试结果表明,800°C快速热退火(RTA)样品表现出更低的界面态密度、更低的氧化物电荷密度和更好的器件可靠性,这是由于在800°C下的RTA能有效地消除溅射生长过程中导致的损伤,形成高质量、高可靠性的介质/Si界面。     

Y_2O_3改善HfO_2高k栅介质Ge MOS电容的电特性及可靠性

以Y_2O_3薄膜作为夹层,采用磁控溅射法制备了HfO_2/Y_2O_3叠层高k栅介质Ge MOS电容,并对其电特性及高场应力特性进行了仔细研究。结果表明,Y_2O_3夹层能显著地改善Ge MOS器件的界面质量、k值、栅极漏电流特性、频率色散特性和器件可靠性。因此,HfO_2/Y_2O_3/Ge MOS电容表现出较低的界面态密度(6.4×1011 eV~(-1)cm~(-2))、较高的k值(21.6)、较小的栅极漏电流密度(Vg=1V+Vfb时,Jg=1.65×10~(-6) A·cm~(-2))、极小的频率色散以及良好的器件可靠性。其机理在于Y_2O_3夹层能充当阻挡层角色,有效地阻挡了Hf、O与Ge的相互扩散,从而抑制了不稳定低k GeO_x夹层的生长。     

退火气氛对Ge MOS电容电特性的影响

采用反应磁控溅射法在Ge衬底上制备了HfTiO高介电常数k栅介质薄膜,研究了不同气体(N2、NO、N2O)淀积后退火对Ge金属-氧化物-半导体(MOS)电容性能的影响.透射电子显微镜和电特性测量表明,湿N2退火能有效抑制界面层的生长,提高界面质量,改善栅极漏电流特性,从而得到最优的器件性能,即Al/HfTiO/n-Ge MOS电容的栅介质等效氧化物厚0.81 nm,k=34.5,带隙中央界面态密度为2.4×1011cm-2·eV-1,1 V栅偏压下的栅极漏电流为2.71×10-4A·cm-2.     

优化了栅电极溅射工艺的难熔金属栅MOS电容的性能

论述了通过优化难熔金属栅电极的溅射工艺及采用适当的退火温度修复损伤来提高 3nm栅氧 W/ Ti N叠层栅 MOS电容的性能 .实验选取了合适的 Ti N厚度来减小应力 ,以较小的 Ti N溅射率避免溅射过程对栅介质的损伤 ,并采用了较高的 N2 / Ar比率在 Ti N溅射过程中进一步氮化了栅介质 .实验得到了高质量的 C- V曲线 ,并成功地把 Nss(表面态密度 )降低到了 8× 10 1 0 / cm2以下 ,达到了与多晶硅栅 MOS电容相当的水平     

优化了栅电极溅射工艺的难熔金属栅MOS电容的性能

论述了通过优化难熔金属栅电极的溅射工艺及采用适当的退火温度修复损伤来提高3nm栅氧W/TiN叠层栅MOS电容的性能.实验选取了合适的TiN厚度来减小应力,以较小的TiN溅射率避免溅射过程对栅介质的损伤,并采用了较高的N2/Ar比率在TiN溅射过程中进一步氮化了栅介质.实验得到了高质量的C-V曲线,并成功地把Nss(表面态密度)降低到了8×1010/cm2以下,达到了与多晶硅栅MOS电容相当的水平.