共查询到20条相似文献,搜索用时 343 毫秒
1.
为解决汽车动态称重系统中,实现多通道称重传感器信号采集的问题,设计了一款基于“FPGA”的WIM压电式车辆动态称重传感器的多通道高速数据采集系统,该数据采集系统可实现对多车道动态称重传感器信号的同步采集、存储、传输和处理。采用FPGA作为信号采集单元,带有2片2G的高速数据存储SDRAM模块用于多通道的数据存储;采用分辨率为16位,采样率为1Msps的AD采集模块,设计可实现最多16通道的信号采集。上位机系统中搭载嵌入式操作系统,用于完成动态称重的信号处理,其通过PCIe总线可实现与FPGA的数据传输。经过实验验证,该数据采集系统可同步实现16通道,车辆以最高120Km/H时速行驶通过压电式动态称重传感器的信号采集、存储和处理。 相似文献
2.
3.
基于FPGA和USB的64路数据采集系统设计 总被引:5,自引:3,他引:2
提出了一种基于FPGA和USB的高速数据传输、存储及显示系统的设计及实现,并对其中的FPGA功能模块以及USB传输模块等进行了介绍.该系统不但可以快速方便地传输、存储及显示数据,还具有判断防止数据错位的功能. 相似文献
4.
基于USB接口和FPGA控制的虚拟仪器设计 总被引:2,自引:1,他引:1
针对传统虚拟仪器不具有即插即用、热插拔等功能,提出基于FPGA控制及USB接口的虚拟数字示波器的设计方案和具体实现.系统主要包括数据采集、数据传输和应用程序设计等.采用FPGA控制和USB接口实现数据的处理、转换、存储与传输.同时使用Borland C++Builder进行软件设计,可实现对硬件电路的控制以及数据的显示等.该系统能实现幅度为±0.1~±25 V,频率为0~1 MHz信号的测量并显示. 相似文献
5.
6.
航测图像具有分辨率高、数据量大等特点,为了将高帧频、高分辨率CCD相机的航测图像数据实时存储下来,当前的多PC机并行存储方法,已无法满足实时存储的要求,根据串行硬盘接口SATA协议,在可编程逻辑门阵列FPGA内实现了一种CCD图像数据的高速实时存储方案.此方案可以将数据采集、存储集成在单片FPGA内实现.利用V5FX70系列FPGA中的高速收发器GTX实现了SATA2.6协议,单盘速度可达到94.6 MB/S,若将多个盘组成硬盘阵列RAID,可以将CCD数据并行存储到SATA硬盘上.此方案单片FPGA最多可实现16个SATA硬盘接口,具有可高速、实时、稳定、便携等优点. 相似文献
7.
8.
9.
10.
在电力系统的电能质量参数检测中,利用可编程逻辑器件的可在线编程特点和SoPC的技术优势,在FPGA中嵌入了32位NiosⅡ软核系统,探讨了处理谐波数据的FFT算法和硬件系统结构的设计,可实现对电能信号的采集、处理、存储与显示等功能,达到了实时系统的要求。 相似文献
11.
当前在高速数据采集和信号处理系统中,高速存储器的应用十分普遍,而FPGA片内存储器是大存储量高速存储应用的可行方案。本文在简要说明FPGA片内存储器结构和特性的基础上,介绍了片内存储器的构造和仿真方法,并给出了双端口RAM应用的工程实例。FPGA片内存储器容量大、速度高,其设置灵活,便于升级,能够大大简化系统的设计,完全可以满足高速存储的设计要求。 相似文献
12.
设计实现了以FPGA为主控制单元,采用EZ-USB FX2微处理器为接口芯片的快速数据传输系统。文章给出了FPGA和CY7C68013之间数据传输的软硬件设计方案,着重介绍了FPGA内部建构的FIFO原理及程序实现方法,并以FLASH存储模块为例,通过FX2与FLASH握手过程的设计,实现了数据存储器与计算机之间的数据高速传输。应用结果表明,此数据传输系统可靠有效,具有一定的通用性,可用于其他使用USB进行数据传输的系统中。 相似文献
13.
14.
In modern multimedia applications, memory bottleneck can be alleviated with special stride data accesses. Data elements in stride access can be retrieved in parallel with parallel memories, in which the idea is to increase memory bandwidth with several memory modules working in parallel and feed the processor with only necessary data. Arbitrary stride access capability with interleaved memories is described in previous research where the skewing scheme is changed at run time according to the currently used stride. This paper presents the improved schemes which are adapted to parallel memories. The proposed novel parallel memory implementation allows conflict free accesses with all the constant strides which has not been possible in prior application specific parallel memories. Moreover, the possible access locations are unrestricted and the accessed data element count equals to the number of memory modules. Timing and area estimates are given for Altera Stratix FPGA and 0.18 micrometer CMOS process with memory module count from 2 to 32. The FPGA results show 129 MHz clock frequency for a system with 16 memory modules when read and write latencies are 3 and 2 clock cycles, respectively. The complexity of the proposed system is shown to be a trade-off between application specific and highly configurable parallel memory system. 相似文献
15.
在此设计出一种基于DSP-kFPGA技术的面向异步视频的嵌入式图像处理系统,以一种灵活的架构避免了帧间不同步方法对双口RAM显存的需求,既能够保证图像输出质量,又有利于提升图像处理的性能指标。系统以FPGA为核心,连接DSP和4片帧存,通过帧存的循环复用将缓存和显存融合起来,省略了数据搬运的环节。当输入帧频小于输出帧频时,从系统总体的角度分析帧存的状态转换规律;当输入帧频大于输出帧频时,从单个帧存的角度分析帧存的状态转换规律,并给出了可鳊程逻辑设计的源程序。该方案已在产品中应用,通过升级能够满足更高的技术要求。 相似文献
16.
17.
18.
基于FPGA的自适应谱线增强系统设计 总被引:1,自引:0,他引:1
在此基于Altera公司的现场可编程门阵列(FPGA)芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强(ALE)处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。 相似文献
19.
20.
在高速并行流水信号处理中,ASIC(FPGA)+DSP+RAM是目前国际流行的一种方式,尤其是FPGA+DSP+RAM更适合中国的国情.本文利用FPGA的算术逻辑单元与外部存储器相结合,解决了线路板面积有限与雷达数据处理需要大量存储空间的矛盾;利用FPGA的并行流水特点解决了雷达数据的实时处理与有限的DSP处理速度之间的矛盾; 而FPGA处理结果的航迹相关、FPGA运行模式的控制和与上位机之间的通信与数据交换等工作利用DSP完成,从而达到系统的最佳配置.目前系统已通过验收,各项指标达到了设计的要求. 相似文献