WLCSP封装技术中的集成无源器件

芯片规模封装技术一直倍受高性能、小形状因素解决方案在各类应用中的关注。芯片规模封装与球栅阵列(BGA)封装之间的区别变得不可分辨,已成为“细间距BGA”的同义词。芯片规模封装成本也是业界关注的焦点之一。芯片规模晶圆级封装是提供小形状、高性能和低成本的最快途径。论述了集成无源器件加工、低成本化的晶圆级芯片规模封装技术。     

用于3D集成中的晶圆和芯片键合技术(英文)

3D集成技术包括晶圆级、芯片与晶圆、芯片与芯片工艺流程,通过器件的垂直堆叠得到其性能的提升,并不依赖于基板的尺寸和技术。所有的报道均是传输速度提高,功耗降低,性能更好及更小的外形因素等优势使得这种技术的名气大振。选择晶圆或芯片级集成的决定应基于几个关键因素的考虑。对于不同种类CMOS、非CMOS器件间的集成,芯片尺寸不匹配引发了衬底的变化(如300mm对150mm).芯片与晶圆或芯片与芯片的堆叠也许是唯一的选择。另外,当芯片的成品率明显地不同于晶圆与晶圆键合方法时,在堆叠的晶圆中难以使确认好芯片的量达到最大。在这种情况下,应将一枚或两枚晶圆划切成小芯片并仅将合格的芯片垂直地集成。只要适当地采用晶圆与晶圆键合工艺便可实现高成品率器件同类集成。晶圆间键合具有最高的生产效率,工艺流程简便及最小的成本。满足选择晶圆级或芯片级工艺总的工艺解决方案应结合对准和键合细节来考虑决定最终的设备选择和工艺特性。所有这些工艺的论证证实对于多数产品的制造3D集成是可行的,而且有些也已成为生产的主流。     

晶圆级Micro-LED芯片检测技术研究进展

随着微型氮化镓（GaN）发光二极管（LED）制造工艺的不断进步，Micro-LED显示有望成为新一代显示技术并在近眼显示、大尺寸高清显示器件、柔性屏幕等领域大放异彩。在Micro-LED显示众多技术环节中，晶圆级Micro-LED芯片的检测是实现坏点拦截，提升显示屏良品率、降低整机制造成本的关键环节。针对大数量（百万数量级）、小尺寸（<50μm）的晶圆级Micro-LED芯片阵列，现有的电学检测手段存在检测效率低、成本高等缺点。因此，提高检测效率、提升检测准确度、降低检测成本是晶圆级Micro-LED检测技术的发展趋势。本文首先介绍了晶圆级Micro-LED芯片检测时所需要检测的几个指标，其次详细介绍并分析了现有的或已经提出的检测手段，最后对晶圆级Micro-LED芯片检测技术进行总结并展望了未来技术发展方向。     

电子元器件封装技术发展趋势

晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式,在推动更高性能、更低功耗、更低成本和更小形状因子的产品上,先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装(WCSP)应用范围在不断扩展,无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加,板级可靠性成为一大挑战。系统封装(SIP)已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。     

临时键合技术在晶圆级封装领域的研究进展

随着5G、人工智能和物联网等新基建的逐步完善,单纯依靠缩小工艺尺寸来提升芯片功能和性能的方法已经难以适应未来集成电路产业发展的需求。为满足集成电路的多功能化及产品的多元化,通过晶圆级封装技术克服摩尔定律物理扩展的局限性日趋重要。目前,在晶圆级封装正朝着大尺寸、三维堆叠和轻薄化方向发展的背景下,临时键合与解键合（TBDB）工艺应运而生。针对晶圆级封装领域可商用的TBDB技术,论述了不同TBDB工艺在晶圆级封装领域的研究进展及应用现状,明晰了不同TBDB技术所面临的挑战和机遇,提出了相应的解决方案,并展望了未来的研究方向。     

得可提升DirEKt Coat^TM技术高度

预见到未来对大批量晶圆粘合剂和涂层应用的需求，得可已三倍增强其获奖DirEKt μm的总厚度差（TTV），有效地满足了薄晶圆产品目前和未来的需求。 具有涂敷25um厚的涂层至150μm薄的晶圆上的能力，DirEKt Coat晶圆背覆涂层技术使加工时间更快并使芯片封装尺寸最大化。传统如涂敷的芯片粘合剂工艺，已不能提供当今大批量制造所需的速度和涂敷精度。     

印制板组件的边界扫描检测技术

电子系统对集成电路性能、封装密度及微型化的要求似乎是永无止境的。当今的“奔腾”(Pentium)芯片是0.8μ的工艺,一共有320万个晶体管,而SIA预言到2001年超亚微米技术(<0.18μ)将成为主要技术。一个芯片将可包含6400万个以上的晶体管,性能将达到600兆赫。器件复杂性和集成度的剧增导致了它的高密度封装(BGA,COB,TAB,MCM等)。就当前的封装技术而言,管脚引线数达到数百甚至更多已不是什么新闻,而其管脚引线间距已从DIT/PGA器件的2.54mm缩小到了SOIC的1.27mm、QFP的0.635mm、TAB的0.203mm了。     

飞利浦开始大批量生产90nm CMOS产品并完成专用测试芯片工艺试验

皇家飞利浦电子公司宣布有3款关键的90n m C M O S产品正式在法国Crolles的Crolles2联盟晶圆生产厂投入大批量生产,其中一款产品每月的发货量已经超过100万片。飞利浦公司的这三款产品是用于高度集成的系统级封装(System-in-Package(SiP))连接解决方案的基带芯片。通过这三款产品,飞利浦展示了90nmCMOS工艺在缩小此类解决方案在尺寸、降低功耗以及使其保持价格竞争力方面的优势。快速进入90nmCMOS产品大批量生产阶段意味着飞利浦公司不久就可将生产转移到台湾半导体制造公司(TSMC)的工厂。根据飞利浦和TSMC达成的联合开发计划协…     

飞利浦开始大批量生产90nm CMOS产品

皇家飞利浦电子公司日前宣布有三款关键的90nm CMOS产品正式在法国Crolles的Crolles2联盟晶圆生产厂投入大批量生产，其中一款产品每月的发货量已经超过100万片。飞利浦公司的这三款产品是用于高度集成的系统级封装（System—in—Package，SiP）连接解决方案的基带芯片。通过这三款产品，飞利浦展示了90nm CMOS工艺在缩小此类解决方案在尺寸、降低功耗以及使其保持价格竞争力方面的优势。     

用芯片嵌入技术创新移动应用中的2D和3D封装结构

智能移动装置的高速发展正在驱动更先进芯片封装技术的开发,以满足多功能集成和小型化的要求。传统的解决方案,如多芯片模块,可能无法同时满足高密度和小型化需求。而先进的2.5D硅基板TSV解决方案成本太高,特别是,在对成本敏感的消费类市场中不能使用。在这两者之间,芯片嵌入式封装可能是一个理想的解决方案,它不但有较高互联密度,较小封装尺寸,也可以实现多芯片集成。本文着重讨论了主动芯片的嵌入技术:二维扇出封装和三维封装叠加。二维结构包括扇出晶圆级封装和多层板中芯片嵌入,前者基于晶圆形式,后者基于型板形式。不同流程的选择造成成本和成品率的差异,也造成芯片放置时间的先后。本文讨论了"Die-First"、"Die-Mid"和"Die-Last"流程的优劣势。主动(有源)芯片嵌入的三维叠加有着与二维芯片嵌入类似的优势,只是主动芯片嵌入封装体的上端可以另外叠加封装体,以实现真正的SiP结构。本文还讨论了芯片嵌入技术的发展、未来增长、可能的封装形式和将来的路线图。