基于SOPC的DDS函数发生器的设计

采用SOPC和DDS技术,基于FPGA芯片设计了一个多功能函数信号发生器。该函数发生器的按键控制电路、信号频率显示电路、波形产生电路以及D／A转换控制电路均由FPGA完成。用嵌入NiosⅡ软核作键盘输入控制。各种波形离散点采用分区存储的方法,存储在一个ROM中。     

一种产生变频多模信号的新方法

直接数字频率合成（DDS)技术是一种新型的频率合成技术,它具有较高的频率分辨率,能快速实现频率切换,又能在频率改变时保证相位的连续性。但是,专用的DDS集成芯片输出波形及频率范围通常是固定的。在研究专用DDS电路构成的基础上,对专用DDS的电路结构进行了扩展,增加了数据分配器和存储不同波形数据的ROM及外围控制电路模块,在大规模可编程FPGA芯片上实现了波形可编程、频率可编程的多模信号变频系统。该变频系统能够实现正弦波、三角波、锯齿波、方波等波形的选择及每种波形频率的变换。系统将PLL倍频、分频电路、数据选择器、数据分配器、频率字输入模块、DDS信号发生器、键控等模块集成在一块可编程FPGA芯片上,这在很大程度上提高了多模变频信号电路的集成度和可靠性。由于FPGA的系统可编程特性,系统实现的参数可通过现场编程调整,增加了电路适配的灵活性。     

基于Vivado HLS的Down Scaler视频系统设计

介绍一种基于FPGA的Down Scaler视频系统设计.系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计.首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统.在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植.     

FPGA实现任意波形发生器

为研究可控频率且稳定的简单波形信号,介绍了一种利用现场可编程门阵列（FPGA）实现基于直接数字频率合成（DDS）技术的任意波形发生器（AWG）。以SEED-XDTKFPGA实验箱为系统平台,搭建任意波形发生器系统,用硬件描述语言（VerilogHDL）编程实现DDS部分。通过在ModelSim环境下仿真,得到正弦波、锯齿波和方波波形,在数字示波器上得到频率为1．5625MHz正弦波形,在信号处理中具有更好的实用价值。     

基于FPGA的DDS研究与设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,通过EDA开发软件,在线编译DDS信号源设计文件到FPGA开发板上,得出一个频率、相位可调的止弦信号发牛器系统模块.经过设计和电路测试,输出波形达到了技术要求.基于FPGA的DDS信号源,只要改变存储波形信息的ROM数据,就可以灵活地实现任意波形发生器.     

基于FPGA三相正弦信号发生器的设计

波形平滑、频率稳定的正弦信号是仿真研究的重要前提。为了能够方便地产生此信号,文章提出了一种基于DDS技术的正弦信号发生器的设计方法。该方法利用FPGA芯片及D/A转换器,采用直接数字频率合成(DDS)技术,设计并实现了相位、频率可控的相位相差120°的三相正弦信号发生器。同时把在Matlab环境中用DSP Builder画的原理图转化为VHDL语言,然后通过信号分析在QuartusⅡ中模拟仿真,最终下载到FPGA试验箱,这样,接上示波器即可观察到三相正弦信号。文章给出了基于FPGA的三相正弦信号波形的设计方法,并经软件仿真测试验证及硬件测试,结果表明,该系统具有较高的精度和稳定性。     

基于FPGA的并行DDS信号发生器的设计与实现

针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽。通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。     

基于SOPC的多波形信号发生器

设计了一种基于SOPC的多波形信号发生器,系统由核心主板和显示及输入模块组成,核心主板为Altera公司CycloneII系列的FPGA和高速DAC组成的片上系统开发平台,FPGA中配置NiosⅡ软核CPU、信号发生模块和相关的接口控制逻辑电路,显示和输入部分为分辨率240×320的TFT LCD触摸屏,负责界面显示和外部输入控制,采用直接数字频率合成DDS技术.经测试,系统精度高,稳定性好,得到波形平滑,灵活性和通用性好.     

基于SoPC的超声导波激励信号发生器设计

基于SoPC技术设计了一种专门激励管道超声导波的信号发生器。重点阐述了导波专用DDS IP核的设计方法。发生器以MicroBlaze软核处理器为控制核心,单片FPGA辅以必要的少量外围硬件电路,易于扩展升级。实验结果表明,输出的信号精度高、噪声小、稳定性好,频率连续可调,可方便地应用于管道超声导波检测。     

基于DDS技术的LFM信号产生与FPGA实现

分析了线性调频（LFM）信号的时频特性,分析了基于直接数字频率合成器（DDS）技术的信号产生原理,在此基础上,选择ALTERA公司的Cyclone II系列的FPGA芯片EP2C70F896C6FPGA,采用 ROM 查找表技术,基于QUARTUSII系统提供的 PLL 锁相环IP核设计系统时钟,设计产生带宽B=10MHz,时宽 的LFM信号。通过调用Modelsim仿真工具进行RTL仿真验证,FPGA电路仿真的结果与MATLAB仿真结果相符。     

基于MC8051内核的便携幅频特性测试仪设计

为满足实际工程应用的需要,研制了以嵌入式MC8051内核为核心技术的便携式幅频特性测试仪。系统以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件处理核心,以MC8051内核作为用户交互界面设计的控制核心。采用"正弦查找表IP核+D/A"的方式实现DDS技术并产生系统扫频信号,以异步FIFO作为FPGA与MC8051内核之间数据传输的缓存模块,同时采用TFT彩屏液晶进行显示界面设计。     

基于LabVIEW和FPGA的模拟信号源设计

介绍了一种基于PC 机、FPGA 和数字频率合成技术（DDS）的隔离型任意波信号发生器的设计方法;利用LabVIEW 虚拟仪器设计上位机软件控制平台,利用基于FPGA 的DDS 技术实现下位机硬件设计,通过局域网将软硬件平台连接起来构成具有64路有独立地线系统的模拟信号源,输出频率（DC）达8 kHz,幅度0～70 V。     

一种数字频率合成器的FPGA实现技术*

直接数字频率合成器(DDS)技术是近四十年来发展起来的基于查找表的频率合成技术。作为信号发生器的一种,数字频率合成器是通信系统的重要组成部分,在很大程度上决定了通信系统的性能。介绍了DDS的基本原理,并实现了一个基于FPGA的DDS设计。通过改变查找表的存储数据灵活地改变输出的波形;根据频率分辨率的要求不同,修改具体波形数据值。其操作简单、频率分辨率较高、全数字化、便于集成,在工程应用上具有很大的使用价值。     

相位可控双路同频信号源的FPGA部分设计与实现

介绍了直接数字频率合成(DDS)技术的基本原理,给出了基于Altera公司FPGA器件的相位可调双路同频正弦信号发生器的设计方案,同时给出了其软件程序和试验结果。试验结果表明:该方法生成的双路同频正弦信号具有波形失真小、频率和相位精度高,且输出频率与相位可调等优点。     

基于虚拟仪器的直接频率合成器相位噪声测量

相位噪声是DDS（直接频率合成器）的一个重要测量指标。介绍了基于虚拟仪器技术,把各个测量仪器有机地组建成DDS相位噪声的自动测量平台。通过高速数字DIO卡对DDS内部各个控制寄存器进行配置,调节DDS输出波形的频率,利用信号分析仪的相位噪声测量软件对DDS输出波形的相位噪声进行测量,最后基于Labview语言和NI公司的Digital Waveform Editor数字波形编辑软件开发了DDS相位噪声的自动测量软件。该方案也可用于DDS其它特性参数的测试。     

基于FPGA的DDS虚拟AWG研制

Quartus环境以FPGA为数字电路和存储体载体，运用DDS技术虚拟实现任意信号产生，并在信号低频段仍能保持恒定很高的频率相对精度。本文重点介绍其系统设计原理、恒定精度分析、FPGA设计及实验结果。