流水线CORDIC算法的FPGA实现

坐标旋转计算机（CORDIC）算法可以将多种难以用硬件电路直接实现的复杂运算分解为统一的简单移位、加法运算,然后逐次逼近结果。这种方法很好地兼顾了精度、速度和硬件复杂度,因而在数字信号处理领域得到了广泛应用。首先简要介绍了CORDIC算法的原理,然后基于现场可编程门阵列（FPGA）实现了流水线结构的CORDIC算法,仿真结果表明,其输出误差很小,与理论值基本一致。     

基于System Generator的任意底对数变换FPGA实现方法

在信号处理系统开发中,基于现场可编程门阵列(FPGA)的对数处理对开发人员的算法逻辑和硬件水平有较高的要求。针对该问题,介绍了一种基于FPGA的任意底对数变换实现方法。该方法采用分段拟合方式进行对数变换,利用简单的乘法和加法运算,在FPGA平台上实现了实时、高精度的对数运算,并在对数变换的FPGA实现时,联合System Generator、MATLAB和Simulink开展FPGA设计与验证协同开发。对比该方法与基于硬件描述语言(HDL)开发方法的计算效率和硬件资源使用情况,说明该方法能够显著提高FPGA对数处理的开发效率,并在设计实现的同时完成设计验证,便于在工程中实现设计的共享和移植。     

JPEG2000标准中无损压缩部分的FPGA实现

小波变换是当代信号处理技术常用的数学方法之一,在图像压缩方面也有很好的应用。新一代的图像压缩标准JPEG2000就是采用这种技术。文中介绍了如何在FPGA(现场可编程门阵列)上实现JPEG2000标准中无损压缩的方法。该算法简单,计算量小,易于硬件实现。硬件实现结果与软件实现结果基本一致。     

去偏转换量测IMM机动目标跟踪算法的硬件实现

交互多模型(IMM)与去偏转换量测卡尔曼滤波(DCMKF)相结合的去偏转换量测IMM(DCM-IMM)算法是一种常用的机动目标跟踪算法。但该算法运算复杂,计算量大,用软件方法实现难以满足实际工程应用中实时性高的要求。首先,本设计将DCM-IMM算法拆解为标量运算;然后,采用块的设计思想,利用现场可编程门阵列(FPGA)的并行流水线机制,对模块内部的运算单元进行分时复用和优化,实现了浮点DCM-IMM算法的硬件设计,解决了采用传统的软件方法实现过程中存在实时性难以满足的问题;最后,通过Matlab和QuartusⅡ仿真,验证了本设计的优越性。     

基于提升小波的毫米波信号实时去噪

针对3mm波段毫米波探测器回波信号去噪处理的实时性要求,比较了几种提升格式下基于整数的小波变换的去噪效果和算法复杂度,具体分析了实现5/3小波实时去噪时算法对硬件系统运算速度的要求,构建了基于DSP的信号处理硬件平台,实现了信号实时去噪.     

去偏转换量测IMM机动目标跟踪算法的硬件实现

交互多模型(IMM)与去偏转换量测卡尔曼滤波(DCMKF)相结合的去偏转换量测IMM(DCM-IMM)算法是一种常用的机动目标跟踪算法.但该算法运算复杂,计算量大,用软件方法实现难以满足实际工程应用中实时性高的要求.首先,本设计将DCM-IMM算法拆解为标量运算;然后,采用块的设计思想,利用现场可编程门阵列(FPGA)的并行流水线机制,对模块内部的运算单元进行分时复用和优化,实现了浮点DCM-IMM算法的硬件设计,解决了采用传统的软件方法实现过程中存在实时性难以满足的问题;最后,通过Matlab和QuartusⅡ仿真,验证了本设计的优越性.     

基于DSP的小波阈值去噪算法的实现

小波去噪是信号处理领域中的热点与前沿课题。阐述了小波去噪的基本原理和方法,利用TMS320F2812 DSP高速的运算能力、强大的实时处理能力等特点,在DSP上实现小波阈值去噪算法,为小波去噪提供了实时处理平台。采用软阈值函数和tein无偏风险阈值2t（rigrure规则）对噪声污染信号进行小波阈值去噪处理,实验发现,该法可以很好的去除噪声,满足信号去噪的光滑性和相似性准则。     

矩阵求逆的FPGA实现

矩阵求逆广泛应用于数字通信领域,利用现场可编程门阵列（FPGA）实现能充分发挥硬件的速度优势,实现高速通信。目前,已有文献对上下三角矩阵求逆的硬件算法进行阐述,而对任意满秩矩阵求逆的硬件算法尚未深入的研究。提出了基于下上三角矩阵分解（LU分解）对任意满秩矩阵求逆的理论算法及超高速集成电路硬件描述语言（VHDL）硬件描述,并分别用软件仿真和硬件仿真进行验证。通过对比,硬件设计仿真的结果与预期结果吻合。     

基于NIOS Ⅱ的伺服控制器设计

介绍了一种基于NIOSⅡ的伺服控制器的设计。论述了其基于现场可编程门阵列(FPGA)的硬件设计方法、原理,给出了NIOSⅡ处理器的硬件设计,介绍了采用的比例积分微分(PID)控制算法原理和算法软件实现。     

两种利用FPGA产生m序列的算法分析

为了产生性能良好且节省硬件资源的m序列,分别提出了基于现场可编程门阵列(FPGA)的逻辑法和核调用法两种算法,并详细介绍了两种算法的实现步骤。通过在Xilinx公司的NEXYS3开发板上进行设计和编程,对两种算法的可行性进行了检测;并结合ISE编程软件的仿真功能和Matlab对算法的自相关性、硬件占用率和实现难度等性能进行了分析。最终,了解到核调用法在m序列产生中的优越性。     

基于FPGA的通用实验平台的设计与实现

针对高校硬件课程实验教学的特点和存在的问题,提出了一种基于FPGA的三层构架的通用实验平台。设计了嵌入式实验控制器和提供通用端口的实验模块,开发了具有自适应功能的PC机实验软件。实验平台在ALTERADE2—70教学开发板上实现并完成了测试,测试结果表明,该平台支持开放性和创新型实验,可应用于数字逻辑电路设计、计算机组成原理和计算机系统结构等硬件课程的实验教学,实现了多门硬件课程对实验平台的共享。     

FPGA-Implementation of Discrete Wavelet Transform with Application to Signal Denoising

This paper presents new architectures for real-time implementation of the forward/inverse discrete wavelet transforms and their application to signal denoising. The proposed real-time wavelet transform algorithms present the advantage to ensure perfect reconstruction by equalizing the filter path delays. The real-time signal denoising algorithm is based on the equalized filter paths wavelet shrinkage, where the noise level is estimated using only few samples. Different architectures of these algorithms are implemented on FPGA using Xilinx System Generator for DSP and XUP Virtex-II Pro development board. These architectures are evaluated and compared in terms of reconstruction error, denoising performance and resource utilization.     

基于FPGA平台的媒体系统芯片验证框架

针对媒体系统芯片的不同仿真和验证要求,提出了一种基于FPGA平台的媒体系统芯片验证框架。采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。基于提出的媒体系统芯片验证框架,快速构建了音频解码系统芯片验证平台,实现了对128 kbps,44.1 kHz立体声AAC LC的实时解码,达到了验证要求。     

小波阈值去噪的改进方法

利用小波方法去噪,是小波应用于工程实践一个重要的方面;本文指出了采用常见的阈值确定方法对含有较强高频分量的信号进行小波阈值去噪时,去噪效果与实时性存在着矛盾,不利于信号特征的提取。提出了一种新型的阈值确定方法,进一步提出了以小波去噪后特征频率分量的功率谱密度值的下降程度为依据的待定因子确定方法。以Mallat算法为例,对新型阈值确定方法进行了分析和比较,指出运用该方法进行小波去噪处理,增强了算法的实时性,同时信号拟关注的信息损失较小,去噪效果比较理想。交-交变频器输出电流的小波去噪实验结果表明,该方法行之有效。     

双运算核提升小波变换的FPGA硬件实现

应用提升方法实现了双正交小波变换.给出了应用因式分解法,将传统小波滤波器分解为基本提升步骤的推导.采用双运算核在FPGA硬件平台上实现小波变换模块.采用单一时钟,在不增加系统设计复杂性和功耗的情况下,使得系统达到实时处理的要求.系统通过仿真验证,工作稳定可靠.     

二维离散小波变换的FPGA实现

依据传统的Mallat算法,提出了一种基于FPGA实现的高速二维小波变换的方法.该方法采用模块化设计,通过将这些模块按变换要求适当级联,可轻松实现多级二维离散小波分解.用Verilog HDL实现了相关模块,并进行了仿真和逻辑综合.     

高速自适应DLMS算法及其硬件实现

针对LMS算法在硬件实现时的"缺陷",提出了一种适合高速实时处理的改进型DLMS算法。算法通过分离自适应处理中的滤波和权系数更新两个过程,使其实现并行运算;并且可以直接映射到具体的硬件中。作为示例,依据此改进DLMS算法设计了一种折叠型自适应滤波器,并用Xilinx Virtex-4 FPGA实现此设计,给出具体的验证结果。     

复用器硬件平台的设计与实现

提出了基于Stratix II系列FPGA的复用器硬件平台方案,对该平台的各个电路模块分别进行设计和测试,最终形成一个完整的复用器,单片FPGA实现片上系统,成本低,并利用FPGA的纵向移植特性,拓展复用器的复用路数,灵活方便。     

基于Microblaze的实时红外直方图均衡器

直方图均衡算法是红外图像处理中一种很有效的图像增强方法.在传统实时红外系统中,一般采用DSP FPGA的硬件结构实现该算法.以某红外系统为应用背景,利用Xilinx公司的SOPC技术--Microblaze软核微处理器,提出了一种SOC解决方案.     

基于FPGA的全帧CCD驱动设计

以加拿大Dalsa公司的全帧CCD图像传感器FTF4027M为例,在研究了全帧CCD结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPGA)的驱动脉冲设计方法.选用FPGA作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Quartus Ⅱ 5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPGA器件EP1C3T144C8进行了适配.实验结果表明,设计的驱动电路可以满足其全帧CCD的各项驱动要求并且具有设计灵活、硬件调试简单的优点.