基于Handel—C语言的FPGA设计

对于以ISO／ANSI—C为基础的程序设计语言Handel—C，可利用Celoxiea DK设计工具将Handel—C的源代码编译成能直接针对FPGA目标的网表(Netlist)，而无需VHDL／Verilog的中间步骤，最后利用FPGA布线工具直接将Netlist下载到FPGA上。文中在分析Handel—C语言的FPGA开发流程的基础上，将Handel—C与VHDL设计进行对比分析，揭示了Handel—C在电路算法级设计方面的优势，而且设计效率也大大提高。     

基于DSP和FPGA的通用型伺服控制器设计

介绍了一种采用浮点型DSP和FPGA芯片设计的高性能伺服控制器,详细讨论了其硬件和软件设计方案.DSP强大的数据处理能力与FPGA的设计灵活性相结合,使该控制器适用于多种应用场合,尤其是采用复杂控制算法的高速、高精度同步控制系统.     

基于Handel-C语言的FPGA设计

对于以ISO/ANSI-C为基础的程序设计语言Handel-C,可利用CeloxicaDK设计工具将Handel-C的源代码编译成能直接针对FPGA目标的网表(Netlist),而无需VHDL/Verilog的中间步骤,最后利用FPGA布线工具直接将Netlist下载到FPGA上.文中在分析Handel-C语言的FPGA开发流程的基础上,将Handel-C与VHDL设计进行对比分析,揭示了Handel-C在电路算法级设计方面的优势,而且设计效率也大大提高.     

基于FPGA的液晶显示控制器设计

液晶显示器由于具有低压、微功耗、显示信息量大、体积小等特点,在移动通信终端、便携计算机、GPS卫星定位系统等领域有广泛用途,成为使用量最大的显示器件[1].     

基于Handel-C的电容器组投切控制设计

在电力传输过程中，由于大量无功功率的存在，不可避免地导致线路损耗的增加，给用电设备安全运行带来了隐患。因此，改善和提高电网运行质量，必须对电网进行无功功率补偿。采用电容器组进行无功功率补偿，提出一种将循环投切和编码投切控制方式结合起来的投切控制策略。这种控制策略不仅大大提高无功功率补偿精度，而且可以延长整体电容器组的使用寿命。整个软件系统采用Handel-C语言进行编程，并最终在FPGA上实现电容器组投切控制功能。     

基于Handel-C的电容器组投切控制设计

在电力传输过程中,由于大量无功功率的存在,不可避免地导致线路损耗的增加,给用电设备安全运行带来了隐患。因此,改善和提高电网运行质量,必须对电网进行无功功率补偿。采用电容器组进行无功功率补偿,提出一种将循环投切和编码投切控制方式结合起来的投切控制策略。这种控制策略不仅大大提高无功功率补偿精度,而且可以延长整体电容器组的使用寿命。整个软件系统采用Handel-C语言进行编程,并最终在FPGA上实现电容器组投切控制功能。     

基于FPGA的脉冲信号数字滤波器设计

针对脉冲信号常常叠加有干扰信号的问题,设计两种脉冲信号数字滤波器来滤除干扰信号,通过QUAR-TUS Ⅱ 9.0软件平台对滤波效果进行仿真.实验结果表明,相比于一般实现脉冲信号数字滤波的方法,基于FPGA的脉冲数字滤波器具有速度快、精度高、灵活性好、集成度高、可靠性强等优点.     

VGA控制器IP核的FPGA实现

随着高速图像处理的发展,VGA控制器IP核已成为SoC芯片中的一个重要部件.这里介绍一种使用FPGA芯片实现对VGA控制器的Verilog HDL设计方案.该方案采用FPGA设计VGA接口以将要显示的数据直接送到显示器上,加快了数据的处理速度,提高了系统的兼容性,比同类控制器有着占用资源少、时钟延迟小等特点.     

基于FPGA的时统终端设计

文章针对FPGA的结构与特点,经过分析研究,提出了一种基于现场可编程门阵列(field programmable gate array,FPGA)来实现对IRIG-B码(AC、DC码)的解码及各采样频率信号输出的新方法;与传统的方法相比,具有开放性、灵活性、体积小、功耗低、简单实用等优点,同时提高了同步精度,具有较强的抗干扰性.     

基于FPGA的核物理实验定标器的设计与实现

介绍使用现代EDA手段设计核物理实验常用仪器--定标器的原理和实现方法.新的定标器利用FPGA技术对系统中大量电路进行集成,结合AT89C51单片机进行控制和处理,并增加数据存储功能和RS232接口,实现与PC机通信,进行实验数据处理.本文给出详细的新定标器设计原理图和FPGA具体设计方法.     

基于FPGA的双CPU容错控制器设计

基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。     

基于SOPC的望远镜多策略控制器设计

基于NIOS II为核心的可编程片上系统(SOPC),设计可重构的SOPC硬件配置和控制软核,将简单文件传输协议服务器扩展为专门的传输写入服务器,完成远程在线导入多个SOPC硬件配置和控制软核,并制定硬软件远程切换流程,从而实现基于FPGA3C25的多策略控制器设计。在大型望远镜控制系统中的成功应用验证了该设计的可行性。     

基于FPGA的浮点向量协处理器设计

为满足现代数字信号处理中大量数据的运算需求,利用ARM946和Xilinx公司的现场可编程门阵列芯片逻辑资源和IP库,设计专门用于浮点复数向量运算的64位协处理器,对相关浮点运算进行优化,并在硬件仿真平台上进行测试。结果表明,该协处理器可使浮点复数向量运算性能得到大幅提高。     

基于FPGA的压砖机PLC加密控制系统

为使压砖机制造企业的合法利益免受严重侵害,该文在分析原控制系统的基础上,提出基于FPGA的具有加密功能的PLC控制系统,在通信电缆和PLC之间引入了加密板,采用VHDL语言为平台,开发了以有限状态机为内核的底层系统。经工业现场应用,验证了该控制系统的稳定性、可靠性和安全性。     

基于FPGA的一种存储器字节访问方法

计算机系统普遍采用较宽的存储器总线结构以提高吞吐率,这导致了以字节为基本单位读写数据的不便。通过对主流SDRAM存储器的访问机制的分析,为SDRAM存储控制器设计了一种数据自动对齐方案,该方案能够根据输入的字节地址和数据自动产生所需的存储器控制信号,并将数据对齐到正确的字节位置。详细阐述了生成地址、字节控制信号以及进行字节对齐的原理与方法,并在FPGA芯片上实现。与基于Cache以及基于两次存储器读写操作的方案相比较,新方案占用硬件资源更少,存储器带宽利用率更高。     

插值前置的仿射变换FPGA实现方法

目前实时视频的仿射变换FPGA实现方法主要基于反向映射原理。该方法在缓存一帧图像后采用四邻域像素的双线性插值得到仿射图像,但是四邻域像素的存储器读写需要FPGA提供四倍于原始图像流的传输带宽,导致FPGA无法同时兼顾存储资源消耗与数据吞吐率。针对该问题,提出了一种插值前置的仿射变换FPGA实现方法,该方法采用四角点映射方式将双线性插值计算提前到存储器缓存原始图像之前,避免双线性插值直接读写存储器所导致的数据带宽倍增问题。实验结果表明,与基于反向映射的仿射变换FPGA实现方法相比,该方法在保证高数据吞吐率的同时,降低了存储资源的消耗。     

基于FPGA的AES加/解密算法的可重构设计

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源。该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例。通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗。     

基于FPGA的通用异步串行接口IP软核设计与实现

设计了一种基于现场可编程门阵列(FPGA)的通用异步串行控制器(UART)的IP核,该核符合串行通信协议,具有可重配置、可扩展性、灵活性、兼容性、功耗低的优点,适合于SOC应用。设计使用Verilog HDL硬件描述语言在QuartusII环境下进行设计、综合、布局布线,在Model Sim下仿真,最后在FPGA上嵌入UART的IP核实现异步串行通信功能。     

基于FPGA的小型机器人无线通信系统

针对单处理器系统控制的无线通信系统在小型足球机器人比赛中存在丢包现象和实时性差等弊端,提出一种FPGA并行控制无线模块的解决方案,实现全双工通信。包括数据的无线发射、接收以及分包处理等模块,采用有限状态机设计发射、接收部分时序,结果证明该方案实现灵活、稳定性高、实时性好。     

基于FPGA的H.264去块滤波系统的优化设计

提出一种H.264去块滤波系统的优化设计方法。通过合理设计流水线级数提高并行性,适当增加内部SRAM来提高系统速度和总线利用率,使用一种层次化的有限状态机设计方法,实现对数据流的精确控制并且有效降低硬件实现复杂度。基于FPGA的验证结果显示在最坏情况下滤波每个宏块平均只需220个时钟,比原有方案快10个时钟以上。