采用ISP器件设计可变格式和可变速率的通信数字信号源

采用Lattice公司的在系统可编程器件pLSI／ispLSI1016,设计出一个具有可变格式、可变长度和可变速率的通信数字信号源,从而可以产生出符合设计者要求的数字码流.     

基于USB和GPIF的大规模数据采集系统

通过对USB、GPIF等外部接口的工作原理,以及使用GPIF和USB实现大规模数据采集的软硬件结构和FX2挂接便携式硬盘的工作过程。     

利用DSP和CPLD增加数据采集的可扩展性

通过一个具体的例子阐明了利用CPLD实现接口,使得DSP可以通过这个接口将多个外部模拟通道映射到其I/O设备空间进行访问,大大增强了DSP访问外设的能力,提高了整个系统数据采集的速率,同时为外围设备的扩展提供了有效的新途径。     

过程控制计算机中逻辑设计的发展

当前的设计者必须在设计周期和成本、工程费用、元件成本、性能因素间寻求平衡点,才能真正降低产品成本、提高竞争能力。为此,本文简单介绍了PLD、PGA,RAM(ROM)在逻辑设计中的运用。     

基于PSD技术的控制器两片硬件设计

介绍了以现场可编程系统器件ＰＳＤ５０１和１６位单片机８０Ｃ１９６ＫＣ为核心构成的两片控制器的硬件设计方法。通过一个控制器设计的实例将基于ＰＳＤ技术的微机控制器的硬件设计与传统的以数字集成电路为基础的设计进行比较,研究表明基于ＰＳＤ技术的硬件设计是简化硬件、提高可靠性的有效方法。     

PSD813器件在单片机系统中的应用

可编程外围器件PSD813应用于单片机系统后,可大幅度地简化CPU外围电路的设计,减小系统体积,降低功耗,增强系统可靠性.介绍了PSD813系列产品的特点,并结合实例介绍了系统硬件设计以及使用流程.     

FPGA芯片的链结构LUT自测试方法研究

基于内建自测试(BIST)思想的FPGA测试方法利用被测芯片中的资源来构建测试所需的TPG或ORA,以减少测试对输入输出引脚和外部ATE的需求。传统的FPGA芯片BIST方法仅考虑自测试结构内被配置为CUT的资源,从而需要进行多次组测试来完成整个芯片的测试。在现有LUT自测试链结构的基础上,通过合理选择TPG的电路结构及测试配置,能够在相同测试开销下增加TPG部分的故障覆盖率,提高测试效率。     

基于FPGA的DDS设计与实现

随着数字信号处理和集成电路技术的发展,直接数字频率合成(DDS)的应用越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点,而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点,因此可以快速地完成复杂的数字系统。由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点,因此采用数字方法实现各种模拟调制也越来越普遍。现在许多DDS芯片都直接提供了实现多种数字调制的功能,实现起来比较简单。     

生物发酵罐集中控制系统的实现

本文以西门子的S7-200可编程控制器(PLC)作为生物发酵罐的主控制器,利用传感器检测发酵过程的动态数据,采用VC6.0作为开发工具设计上位机的监控程序,实现了上位机(PC)与可编程控制器(PLC)之间的数据通信,达到了多台发酵罐进行集中控制的目的.     

基于FPGA的直接数字频率合成器设计

随着数字集成电路和微电子技术,尤其是现场可编程门阵列(FPGA)器件的发展产生了第三代频率合成技术--直接数字频率合成(DDFS).本文介绍了利用可编程逻辑门阵列FPGA器件实现直接数字频率合成器(DDFS)的工作原理;给出了利用ALTERA公司的FPGA芯片(FLEX10K系列EPF10K10LC84-4器件)完成DDFS系统设计的具体方法.在设计中所用编程语言是VHDL.     

Windows95环境下硬中断的处理

该文详细介绍了 Ｗｉｎｄｏｗｓ９５系统对硬中断的处理机制,并以处理自行开发的电机速度控制卡产生的 ＩＳＡ总线上的硬中断信号为例,介绍了ＶｘＤ中有关应化中断和与应用程序通讯部分的实现。     

基于FPGA直接数字频率合成两种控制电路设计

本文介绍了利用FPGA器件实现直接数字频率合成的两种控制电路方案,即采用相位累加器和比例乘法器实现控制。介绍了它们工作原理和设计实现。控制电路设计采用VHDL语言和原理图相结合的形式,在FPGA芯片EPF10K片内实现。由此控制电路组成的直接数字频率合成与单片机相结合,可以方便、灵活和准确地实现信号发生器。     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

TMS320C30系统与PC104进行双向并行通信的方法

给出一种 ＴＭＳ３２０Ｃ３０／ＰＬＤ系统与 ＰＣ １０４通过标准并行接口进行双向通信时扩展并口的方法,给出了硬件实现电路的框图,分析了通信过程中握手信号的时序关系,并列出了通信测试程序的流程图。     

基于USB2.0的通用PC之间高速通信模块的设计

采用两片USB2.0控制芯片CY7C68013,设计一种通用PC之间点对点的数据传输模块,实现脱离网络环境下通用PC之间的高速数据通信.     

PLC控制系统的抗干扰设计

简要阐述了PLC控制系统抗干扰设计的重要意义和必要性,并概括了PLC控制系统的抗干扰设计的一般方法。重点从电源、接地、I/O信号、外部配线、硬件滤波和软件设计5个方面论述PLC控制系统的抗干扰设计的方法和措施。强调PLC控制系统的抗干扰设计是一个十分复杂的问题,应具体问题具体分析,才能保证PLC控制系统安全可靠的工作。实际应用表明,这些抗干扰设计方法安全可靠,取得了很好的效果。     

RSView32在烘箱自动监控系统中的应用

介绍组态软件RSView32的特点、功能及其在烘箱自动监控系统中的简单应用.     

一个有效的用于确定SRAM型FPGA容错布线中预留线的算法

在Hanchek F等提出的对基于SRAM型FPGA的故障逻辑块进行容错的节点覆盖技术,及相应容错布线技术的基础上,提出了一个改进的容错布线线段预留量算法.新算法可以有效地消除Hanchek F等方法中线段预留量的冗余部分.实验证明,新算法在容错布线中可以有效地减少线段预留量,优于以往文献提出的方法.     

基于CPLD的全自动半导体芯片键合机的控制技术

针对传统的半导体芯片键合机的控制板卡逻辑器件多、电路复杂、稳定性差等特点,提出了一种基于CPLD的全自动半导体芯片键合机的控制技术。并在试验板上进行了测试,试验表明新的控制技术完全可以取代原控制板卡的功能,且该方案提高了控制板卡的工作速度,具有电路设计简单、可靠性高和易移植等特点。