基于FPGA中8051核等精度频率计的设计

论文设计的等精度数字频率计,是以FPGA为核心,用IP核仿真单片机,大大缩减了设备复杂程度和成本,具有高度的灵活性,同时达到了较高的测量精度和测量速度。     

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

MC8051单片机IP核的FPGA实现与应用

分析了与标准8051 MCU兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与应用方法.通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成.在各种嵌入式系统和片上系统中使用该IP核具有重要意义.     

MC8051单片机IP核的FPGA实现与应用

分析了与标准8051 MCU兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与应用方法。通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成。在各种嵌入式系统和片上系统中使用该IP核具有重要意义。     

在嵌入FPGA的IP核8051上实现TCP／IP的设计

介绍了如何将可综合的IP核8051嵌入FPGA的基本方案,着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议,从而实现远程调试的具体方法.利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序,而且还能通过8051实现TCP/IP对FPGA的远程调试.     

基于FPGA的数字频率计设计

减少数字频率计的测量误差,提高测量精度是频率计设计的热点问题。文章中数字频率计采用了多周期同步测频法,从而保证了闸门信号与被测信号同步。克服了基于传统测频原理的频率计的测量精度随被测信号频率变化而变化的缺点,并消除对被测信号±1的测量误差,实现频率范围内的等精度测频方案。系统采用VHDL语言实现设计,有效提高了设计效率和系统的可靠性。     

以嵌入式8051 IP核为时序控制核心的TFT-LCD实时显示控制器

针对便携式仪器仪表对彩屏液晶显示器件依赖性逐渐增强的现状,设计并研制了以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件核心,以嵌入式8051IP核为时序控制核心的TFT-LCD实时显示控制器。采用FPGA内部的Block RAM资源对内核需要的存储器模块进行初始化配置,采用异步FIFO实现FPGA采集到的高速数据流与IP核处理速度之间的速率匹配。控制器具有较强的通用性,可以适用于多种型号液晶的控制,应用空间广阔。     

基于FPGA和Matlab的IP核设计方法

为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点.     

一种基于FPGA的流水线8051 IP核的设计与实现

给出一种基于FPGA的8051MCU的IP核设计方案,指令集与标准8051系列处理器完全兼容。采用译码——执行两级流水结构,并通过了仿真与综合,理论速度较传统8051MCU有6¹0倍的提升。针对CISC流水线设计的复杂性,提出了一种高效的实现方案,可以使执行结构近满状态运行,且简便有效地解决了传统流水线所必须面对的三种冲突。设计采用Verilog HDL语言描述,并采用ModelsimSE 6.2进行功能和时序验证,将代码下载到Xilinx公司的FPGA上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到了预期的效果。     

基于FPGA实现简易数字频率计的设计

简易数字频率计的设计,采用FPGA实现对模数转换芯片A/Dtlc549的控制,对外来信号采样,实现信号从模拟到数字的转换,在单位时间内通过计数器的累加实现对频率的计数。该设计实现的频率精度为1Hz,测量范围为0～100MHz,经实际电路测试,仿真结果表明,该频率计具有较高的实用性和可靠性。     

基于FPGA的卫星数字频率信号处理关键技术研究与实现

采用等精度测频法及相应的数字信号处理IP核,以ALTERA公司Cyclone II系列EP2C70F896C6N FPGA为核心实现了某型卫星陀螺组合X、Y、Z轴3个方向上的角速度信号、温度信号的测量处理系统的设计。实验结果表明基于FPGA的数字频率信号处理系统相对于以往数字频率信号处理电路具有高精度、高集成度、高速和高可靠性的特点,满足航天系统对信号处理电路设计高标准的要求。     

基于FPGA的PWM与定时计数器IP核的设计

基于硬核嵌入式CPU中的PWM／定时计数器模块与FPGA的广泛应用,本文提出了一种软件式的PWM／定时计数器数字逻辑电路的设计思想。用硬件描述语言HDL编写总线接口、功能逻辑与外部I／O电路,并描述了硬件驱动程序的设计过程。对其结果进行了软件仿真并定制到NIOSII中进行调试,实验结果证明,该设计具有很好的实际效果。     

基于EDA软件和FPGA的IP核保护技术

随着电路复杂性的增加,越来越多的设计者开始采用拥有知识产权的、设计良好的功能模块来加快系统开发。因此．需要相应的技术手段保护这些功能模块不被非法复制、篡改或窃取。针对FPGA开发中的知识产权保护问题,提出一种结合EDA软件和FPGA的IP（Intellectual Proterty）核保护方法,有效的防止IP核被窃取,以及防止最终在FPGA上实现设计的非法复制。     

基于FPGA光电容积脉搏波参数检测的IP核设计

文章简要介绍了从光电容积脉搏波中提取出的特征值有助于在医学领域中分析人体的病理特征。为了检测脉搏波的血流参数,整个系统采用Altera公司cyclone系列的FPGA开发平台,运用硬件语言Verilog HDL编程设计了波形参数的检测模块,通过设计IP核进行数据处理并实现了脉搏波的实时检测。使用了QuartusⅡ、Icarus verilog和GTKwave软件进行综合仿真,并通过FPGA原型验证。创新点在于采用FPGA通过硬件的方式提高了实时检测的速度,降低了开发成本,增强了可携带性。     

利用FPGA IP核来提升雷达脉冲压缩的性能

数字脉冲压缩技术是提高雷达系统分辨率的重要途径,它能够有效地解决雷达的作用距离和距离分辨力之间的矛盾。在不降低雷达作用距离的前提下提高雷达的距离分辨力。而数字脉;中压缩设计中存在无数固有的障碍和两难取舍的东西,这都显著地影响着脉压系统实时性和精度的提高。而通过专用的FPGAIP核来设计不但可以有效的克服和回避这些困难,而且可以有效的提高脉冲压缩系统的性能。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于FPGA的全新数字化PCM中频解调器设计

为了对中频PCM信号进行直接解调,提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中,采用大规模的FPGA芯片对位帧同步器进行了融合,便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。