改进神经网络的图像识别系统设计与硬件实现

针对现有图像识别系统大多采用软件实现,无法利用神经网络并行计算能力的问题.该文提出一套基于FPGA的改进RBF神经网络硬件化图像识别系统,将乘法运算改为加法运算解决了神经网络计算复杂不便于硬件化的问题,并且提出一种基于位比较的排序电路解决了大量数据的快速排序问题,以此为基础开发了多目标图像识别应用系统.系统特征提取部分采用FPGA实现,图像识别部分采用ASIC电路实现.实验结果表明,该文所提出的改进RBF神经网络算法平均识别时间较LeNet-5,AlexNet和VGG16缩短50％;所开发的硬件系统完成对10000张样本图片识别的时间为165μs,对比于DSP芯片系统所需426.6μs,减少了60％左右.     

红外焦平面非均匀性自适应校正算法实时实现

由于材料、工艺等原因,红外焦平面阵列(IRFPA)各单元普遍存在响应不一致的现象,从而导致IRFPA都存在非均匀性.非均匀性校正(NUC)是红外图像处理系统中的重要环节.文章在研究了基于神经网络的NUC算法的基础上,提出了一种采用DSP与FPGA相结合实现基于神经网络的非均匀性自适应校正算法实时实现硬件方法,在该方法中利用FPGA并行处理能力强的特点,对焦平面阵列进行非均匀性校正,而DSP的计算能力强,完成校正系数的自适应更新.将该方法应用于128×128红外成像系统中,可使系统长期稳定地工作,克服了校正参数的漂移问题.     

基于FPGA的IRFPA非均匀性自适应校正算法实时实现

红外焦平面阵列(IRFPA)的非均匀性校正(NUC)是红外图像处理系统中的重要环节.在研究了基于神经网络的NUC算法的基础上,提出了一种采用FPGA基于神经网络的非均匀性自适应校正算法实时实现硬件方法,该方法利用流水线技术和并行处理结构,大大提高了系统的运算速度,特别适用于大面阵、高帧频红外焦平面成像系统;而且系统仅利用了一片FPGA,体积小,功耗低,便于系统的小型化.     

基于FPGA的混沌神经网络同步实时实现

混沌作为一种非周期、类随机以及初值敏感的非线性动力学现象,是保密通信重要的传输载体.针对传统的混沌同步方式结构复杂和实现难度大的问题,文章提出通过现场可编程门阵列(FPGA)实现神经网络的方法来对混沌进行同步.在发射端使用FPGA,根据洛伦兹状态方程生成混沌信号,并对传输信号进行实时加密,利用神经网络对混沌发射系统进行...     

利用参数稀疏性的卷积神经网络计算优化及其FPGA加速器设计

针对卷积神经网络(CNN)在嵌入式端的应用受实时性限制的问题,以及CNN卷积计算中存在较大程度的稀疏性的特性,该文提出一种基于FPGA的CNN加速器实现方法来提高计算速度。首先,挖掘出CNN卷积计算的稀疏性特点;其次,为了用好参数稀疏性,把CNN卷积计算转换为矩阵相乘;最后,提出基于FPGA的并行矩阵乘法器的实现方案。在Virtex-7 VC707 FPGA上的仿真结果表明,相比于传统的CNN加速器,该设计缩短了19%的计算时间。通过稀疏性来简化CNN计算过程的方式,不仅能在FPGA实现,也能迁移到其他嵌入式端。     

基于SOPC的神经网络方法的软硬协同实现

提出了一种基于SOPC的神经网络的软硬件协同设计的实现方法,该方法以FPGA器件上SOPC为硬件载体,NIOS IP软核处理器为CPU,采用用户自定义指令,在NIOS中利用C语言编写神经网络算法程序,实现神经元细胞中软硬件协同设计浮点数乘积累加操作。整个系统在Altera的cyclone Ⅱ器件上测试,改变以往神经网络采用VHDL语言设计时出现的灵活性较差,不利于新型的神经网络模型移植到FPGA中的劣势。     

基于BP神经网络的仿真线设计及其FPGA实现

该文提出了一种采用BP神经网络实现仿真线的方法。首先采用遗传算法优化神经网络结构,用离线训练后的BP神经网络逼近传输线的传递函数,然后用STAM算法以较少的存储空间实现BP神经网络的激励函数近似,进而用FPGA和D/A转换器进行硬件实现。文中基于FPGA对长度为10000m,特性阻抗为55的同轴电缆进行了仿真线的硬件实现,实验结果验证了该方法的有效性。该方法可以推广到传递函数未知的传输网络的仿真应用中。     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

改进神经网络的图像识别系统设计与硬件实现

针对现有图像识别系统大多采用软件实现,无法利用神经网络并行计算能力的问题。该文提出一套基于FPGA的改进RBF神经网络硬件化图像识别系统,将乘法运算改为加法运算解决了神经网络计算复杂不便于硬件化的问题,并且提出一种基于位比较的排序电路解决了大量数据的快速排序问题,以此为基础开发了多目标图像识别应用系统。系统特征提取部分采用FPGA实现,图像识别部分采用ASIC电路实现。实验结果表明,该文所提出的改进RBF神经网络算法平均识别时间较LeNet-5, AlexNet和VGG16缩短50%;所开发的硬件系统完成对10000张样本图片识别的时间为165 μs,对比于DSP芯片系统所需426.6 μs,减少了60%左右。     

基于神经网络的红外目标分类算法设计与应用

卷积神经网络在图像处理领域取得了突出表现，但是由于算法庞大的计算量引起功耗高和实时性差的问题导致神经网络的实际应用受到一定限制。如果将神经网络移植在FPGA硬件平台，可充分发挥其高度并行的优势实现网络加速，降低功耗并提升算法实时性。基于上述描述，本文将用于目标分类的网络模型成功移植在FPGA上，通过对比加入分类模型前后的告警结果，说明分类模型设计的重要性。对比硬件实现与仿真结果，证明硬件实现的正确性。