无线通信机中的集成频率合成器

大规模集成电路和高速数字电路的不断发展，使得频率合成器迅速地被广泛应用。本文就目前无线同中的频率合成器作一个介绍，并注其典型应用给出框图。     

一种可预置频率合成器的设计

介绍了利用大规模锁相环频率合成电路设计可预置多频频率合成器的原理及方法,并举例加以说明,所设计的频率合成器具有结构简单,操作方便,频率稳定高等特点。     

用于铷频标频率综合器中的可变分频器

对用于铷频标频率综合器中的可变分频器进行了设计、介绍了可变分频器的改进、实验结果表明，该频综器的性能指标满足要求。     

Ka波段低相噪锁相频率合成源的研制

本文介绍了依据小型化、低相位噪声原则设计的毫米波锁相频率合成源。在实现方案中,采用微波锁相倍频至毫米波的方法。该频率合成源通过选用高性能的微波脉冲取样锁相源与数字锁相频率合成源相结合的方法,使研制成功的毫米波频率合成源具有体积小、相位噪声低、跳频时间快、可靠性好等特点,可适应于机载、弹载及毫米波通信领域。     

低相位噪声微波锁相频率合成振荡器的设计

主要讨论了低相位噪声微波锁相频率合成器的设计 ,并对影响其相位噪声的主要因素如环路滤波器、分频器、鉴相器及压控振荡器 (VCO)分别作了分析和讨论 ;指出了在鉴相器、分频器预先选定的条件下 ,如何设计环路滤波器和压控振荡器而获得最佳的相位噪声性能。     

混沌系统同步控制方法研究进展

混沌同步是目前混沌应用研究的热点。在简述混沌同步意义、定义与原理的基础上,综述了现有各种混沌同步控制方法及其特点。并以Lorenz系统同步为例,分析比较了各种混沌同步控制方法的同步性能;讨论了目前混沌同步研究中存在的问题与研究热点。     

改善锁相频率合成器性能的一种有效方法

锁相频率合成器是现代频率合成器的一种主要型式，其性能主要取决于锁相环路的参数与调整状态，提高频率合成器的性能，有重要的实际意义，本文提出了一种在环路滤波器中加补偿电容来改善频率合成器性能的方法；并给出了现代锁相频率合成器的典型电路，环路参数的设计与选择及补偿后性能改善的实验结果。     

短波接收机数字锁相频率合成器的设计

提出了基于DDS/PLL混合的频率合成器的设计方案,给出了主要的硬件选择,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该频率合成器具有很好的性能,可应用于短波接收机中。     

基于运动控制器的伺服电机同步控制插补算法改进

介绍了建筑物整体平移中的电机同步运动问题,并以运动控制器GT200-SV为实验基础,阐述系统的硬件组成和两轴直线运动中同步控制的改进算法的基本思路和实现.最后对实验数据和结果进行简要总结,并提出推广和改进意见.     

射频识别接收机前端低噪声CMOS全集成频率综合器关键模块设计

为满足射频识别接收机相位噪声性能要求,在分析了频率综合器整体噪声机制的基础上,将偶次谐波抑制电路应用于1.8 GHz压控振荡器设计并采用注入锁定高速与分频器结构,鉴频鉴相器PFD设计改善了相位死区,在整体上改善了频率综合器相位噪声。利用0.25μm 1P6M RFCMOS工艺,完成了频率综合器的完整版图设计。仿真结果表明:VCO调谐范围达到47.2%,电路整体相位噪声达到-128 dBc/Hz@1 MHz,完全满足应用要求。     

UHF频段跳频频率合成器的研制

本文给出了一种新颖的UHF频段锁相式跳频频率合成器,具有宽的频带,跳频的频率捕获时间小于0.5毫秒,可用于500跳/秒的中高速跳频电台。     

一种单片机控制下的锁相频率合成器的设计

用单片机控制大规模集成锁相环频率合成电路来构成多频点频率合成器，使大规模集成锁相环频率合成电路的功能得到充分发挥。主要介绍该合成器的构成及关键件电路，并阐述了单片机控制系统的硬件结构及软件设计方法。     

大规模集成锁相环微波频率合成器

介绍了锁相环路频率合成器的应用、由单片机控制的大规模集成锁相环频率合成器总体方案，主要电路的设计与偏程，调测结果及其改进，该合成器的工作频率范围为９００￣１０００ＭＨｚ，频率间隔为１ＭＨｚ，单边相位噪声功率谱密度为－７６ｄＢｃ／１Ｈｚ／１ｋＨｚ。     

降低锁相式频率合成器相位噪声方法研究

针对锁相式频率合成器噪声特点,简述了相位噪声的表征形式,分析了锁相式频率合成嚣相位噪声的产生原因,提出了几种降低相位噪声的方法．ADS软件仿真的结果表明,这几种方法能够有效地改善锁相式频率合成器的相位噪声特性,提高频率合成器的稳定性,具有实际运用意义．     

DDS/PLL组合跳频频率合成器

为了弥补数字式频率合成(DDS)和集成锁相环(PPL)各自的不足,研制并设计了以AD7008为核心的DDS芯片及集成锁相环芯片MC145152构成的频率合成器.该频率合成器的输出频率范围:900～1000MHz:频率步进:12.2KHz;杂散≤-60dB/s;转换时间≤1ms.     

应用于频率综合器的多模分频器设计

该文给出了应用于频率合成器的多模分频器实现,电路采用了中芯国际65nm工艺,工作电压为1.2V.整个分频电路是基于源耦合结构实现的2/3双模分频器,可实现的分频模数范围为128 -1 023.仿真结果表明,在输入差分正弦电压峰峰值大于400mV的情况下能对600MHz -4GHz频率范围内的信号实现分频.     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.     

分析直接数字频率合成器相位截断误差的新方法

通过分析直接数字频率合成器的工作过程，利用相位截断误差与频率控制截断字的关系，给出了频率控制截断字对杂散的分布及幅度的影响，提出了利用频率截断字计算杂散的方法，从而减小了频率混叠对计算杂散的影响。