基于子单元级冗余的VLSI成品率优化设计方法

利用最优化思想描述子单元级冗余的最优分配模型，用遗传算法给了全局最优解。该模型中考虑了影响成品率的两个因素：缺陷的平均密度和支撑电路的面积占单元总面积的比率δ，通过实例分析得到，在D保持不变时最优冗余分配数随δ的增加在减少，单元的成品率随δ的增加在下降；在δ保持不变时最优冗余分配数随D的增加而增加，单元的成品率随D的增加在下降。     

超深亚微米芯片互连线电感提取技术及应用

超深亚微米（VDSM）工艺下，集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略。首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题；基于互连线分布RLC模型，对一类电源树的同步切换噪声问题作了分析；并分析了RL梯状电路、有效电容法等实用电感效应处理措施。一些仿真实例表明，未来高频集成电路中电感效应可严重影响部分关键互连线网性能，将成为信号完整性的重要制约因素。     

集成电路效益成品率综合优化模型

在对集成电路优化设计方法的分析及对集成电路性能指标规范化的基础上，根据熵极大原理引入了反映电路性能优劣的性能综合指数，从而建立起集成电路效益成品率综合优化模型。     

采用同步辐射源X射线衍射技术原位观测VLSI铝互连线的应力

为研究VLSI金属互连线的应力导致IC器件失效的问题,采用同步辐射源X射线衍射技术,原位测试了VLSI中Al互连线在电迁徙及加热条件下的应力变化.沉积态的Al互连线在室温下为拉应力.退火过程使拉应力逐渐减小,在300~350℃过程中由拉应力转为压应力.在电流密度为(3×10⁵~4×10⁶) A/cm²,275min的电徙动实验过程中,Al互连线阳极端由拉应力转变为压应力,并随后随着电流密度的增加而增加.此外,采用扫描电镜(SEM)观察了Al互连线的电迁徙失效特征及应力释放过程.     

集成电路互连线电迁移建模综述

简要介绍了集成电路互连线建模发展的历史。回顾了曾广泛使用的一维电迁移引起的回流模型。基于原子通量散度的概念,电迁移建模可以分为两种方法。一种是常用的扩散路径法,该方法能够解释传统的铝片上金属互连的许多重要电迁移现象。然而,随着芯片尺寸越来越小,工业界为了追求更好的性能,转向了使用铜/低k组合作为互连材料,同时引进了三维集成电路技术。顺应这种趋势,第二种驱动力电迁移建模方法发展了起来,该方法有助于人们理解窄互连工艺中的许多现象。有限元模拟也越来越多地用于驱动力分析法。     

铝和铜互连线的晶粒结构及残余应力研究

采用X射线衍射仪和扫描探针显微镜,观察和测量了分别由大马士革工艺制备的Cu互连线和由反应刻蚀工艺制备的Al互连线的晶粒结构和应力状态.大马士革工艺凹槽中的Cu互连线受到机械应力的影响,使Cu互连线的晶粒尺寸(45~65 nm)小于Al互连线的晶粒尺寸(200~300 nm);Cu互连线(111)的织构强度(2.56)低于Al互连线(111)的织构强度(15.35);Cu互连线沿线宽方向的应力σ22随线宽的减小而增加,即沉积态和退火态的Cu互连线的σ22由73和254 MPa(4μm线宽)分别增加到104和301 MPa(0.5μm线宽).Cu互连线和Al互连线的流体静应力σ均为张应力.Al互连线的主应力σ11、σ22和σ33随Al膜厚度的减小而增加.退火使Al互连线的σ11、σ22和σ33降低,表明Al互连线中的残余应力主要为热应力.     

含成品率极大逼近的集成电路多目标最优化方法

本文以集成通用运算放大器 XD1531为例,给出了集成电路多目标最优化设计的策略和方法,提出了将成品率极大逼近函数作为目标,采用序列异步多目标最优化方法。该方法可对其它多目标优化的同时考虑对电路成品率极大化的要求,较好地解决了含成品率极大的多目标优化设计问题。     

一种新的LSI／VLSI电路测试方法

本文提出一种根据输出端值的变化频度测试LSI／VLSI电路I／O线上的固定故障的方法，该方法的优点是不需特别电路功能函数，也不需标准电路作比较。文章同时讨论用软件和硬件的实现方法。     

电路成品率极大化的多目标优化设计的研究与实现

以集成通用运算放大器ＸＤ１５３１和海燕ＣＳ５４Ｅ－３－Ｒ型彩电遥控器电路为例，给出了电路多目标最优化设计的策略和方法，该方法可对其它多目标进行优化的同时兼顾对电路成品率极大化的要求，较好地解决了含成品率极大的多目标优化设计问题，最后给出了以ＳＰＩＣＥ２Ｇ５软件为基础电路成品率最佳逼近的多目标优化系统（ＥＭＯＣＡＤＳ）的设计方法。     

低功耗电流模互连电路的快速优化设计方法

为对低功耗电流模互连电路进行快速优化,提出了一种"自顶向下"的动态驱动电流模互连电路的快速优化设计方法.方法首先对动态驱动电流模电路进行行为级建模,并采用MATLAB对数据进行处理优化电路功耗,确定出最优的电流源电流大小.然后利用"2ID/gm"方法,快速而准确地确定出相应MOS管尺寸.同时,也对"2ID/gm"的模拟集成电路设计方法,进行了较为详细的理论分析.仿真结果表明:使用该方法确定出的MOS管尺寸得到的性能十分接近设计指标,只需通过少量修改便可完成设计.该方法大大提高了设计效率.     

基于"有效电容"的RLC互连树延时分析

在VLSI设计中，互连延时估计一直是很受关注的问题之一．提出了一种基于“有效电容”的RLC互连树延时分析的方法．把这种新方法与等效Elmore延时分析的方法做了仿真比较．结果显示，基于有效电容的RLC互连树延时分析方法误差要小于等效Elmore延时分析的方法．     

固体氧化物燃料电池金属连接体研究中若干问题的探讨

以含Mn的固体氧化物燃料电池（SOFC）金属连接体Fe-Cr-Mn合金为研究对象,探讨了目前在研究过程中面比电阻理论,面比电阻实验测试和合金表面氧化物XRD谱分析中存在的几个问题．导出了正确的面比电阻公式,对氧化合金表面生成的氧化物相结构进行了深入探讨．     

集成电路成品率与效益协调优化模型

构造了一个光滑连续的价格函数，它兼具了ＩＣ效益极大化中价格函数及成品率极大化中检验函数的主要特点；在此基础上讨论了该价格函数的性质，并建立了一个ＩＣ成品率与效益协调优化模型，给出了该模型的求解策略．     

椭圆缺陷轮廓的成品率估计

现有成品率及关键面积估计模型中。假定缺陷轮廓为圆。而70％的实际缺陷轮廓接近于椭圆．提出了椭圆缺陷轮廓的成品率模型，该模型与圆模型相比更具有一般性．而圆模型轮廓的成品率模型仅为新模型的特例．比较了新模型与真实缺陷及其圆模型引起的成品率损失。表明新模型在成品率估计方面更加精确．     

基于互连的一种FPGA最优功耗延时积设计

为了有效地解决困扰现场可编程门阵列发展的功耗延时积问题,采用集成电路互连的分段式结构和低压摆电路,提出了一种基于互连的最优功耗延时积现场可编程门阵列设计方法. 对于产生传输线效应的现场可编程门阵列互连,通过优化互连的段数,在互连最外面的输入端和输出端分别连接低压摆电路的驱动部分和接收部分,在内部的每段互连之间插入最优尺寸的缓冲部分. 理论与模拟表明,用这种方法设计的现场可编程门阵列能使功耗延时积减小近一个数量级,同时较好地保持现场可编程门阵列的面积性能.