一种基于原边反馈控制的LED恒流驱动芯片

基于原边反馈控制技术,提出了一种具有功率因数校正功能的反激LED恒流驱动控制芯片。分析了原边反馈控制的反激LED驱动电路的原理,提出一种新颖、结构简单的恒流控制电路,提高了输出恒流精度。采用谐振谷底开通的开关方式,降低了功率MOS管的开关损耗。该LED驱动芯片基于CSMC 1 μm 40 V BCD工艺设计。仿真结果表明,在90~270 V输入范围内,该LED驱动电路的功率因数大于0.98,输出电流误差小于0.5%。     

基于前馈电流控制斜坡补偿的Boost功率因数校正零交越失真研究

该文提出了一种前馈电流控制的斜坡补偿方法,将该方法引入到临界导通Boost 功率因数校正(PFC)转换器的设计中,以减小零交越失真问题,改善谐波电流和频率对系统的限制。基于临界导通Boost PFC转换器的拓扑结构,理论分析了前馈电流控制斜坡补偿技术对脉冲宽度调制(PWM)信号占空比的调制作用,推导出补偿斜率与输入线电压的关系式,迫使线电压零交越点附近的电流跟随电压变化。仿真和测试结果表明,该方法可有效抑制零交越失真现象,提高系统的动态性能,尤其在高频及轻负载情况下。测得Boost PFC转换器的总谐波失真(THD)仅为3.8%,功率因数0.988,负载调整率3%,线性调整率小于1%,效率达到97.3%。有效芯片面积为1.611.52 mm2。     

微弱神经信号探测CMOS放大器

采用CSMC 0. 5 μm CMOS工艺设计了微弱神经信号探测放大器芯片.电路适用于卡肤电极.电路采用并联运算放大器差动输入的三运放结构,具有输入阻抗高、共模抑制比高的特点.为防止运算放大器产生振荡,采用了带调零电阻的密勒补偿技术对运放进行频率补偿.电路工作电压±2.5 V,单个运放的功耗为734 μW,增益86.2 dB.电路功耗1.9 mW,增益80 dB,3 dB带宽大于10 kHz,可满足神经信号探测的应用要求.     

一种应用于全球导航卫星系统的低噪声放大器

采用0.18 μm SiGe BiCMOS工艺,设计了一种应用于全球导航卫星系统的低噪声放大器。该低噪声放大器采用小型化栅格阵列封装,内部集成了旁路控制单元,所有I/O端口均加入了ESD保护电路。对封装后的芯片进行了测试。结果表明,在GNSS频率范围内,该芯片的正向增益为20.1 dB,噪声系数小于1.1 dB,输入1-dB压缩点和输入3阶交调点分别为-12 dBm和-5 dBm,在2.7 V电源电压下消耗电流3.7 mA,芯片尺寸为0.63 mm× 0.64 mm。     

一种高精度电流检测电路的设计

采用0.18 μm BCD工艺,设计了一种高精度电流检测电路。分析了失调电压对电流采样精度的影响,采用斩波差动差分放大器和交叉采样电路,得到好的共模电平设置。采用分时采样的方法,利用逐次逼近模数转换器对电流检测结果进行采样。利用数字电路,对ADC采样结果进行求和并取平均值操作,大幅度消除了失调电压的影响,得到较高的精度。该电流检测电路可用于锂电池保护监测芯片。室温下,输入信号幅度在－10~10 mV范围时,检测误差小于30 μV,输入信号幅度在－170~70 mV范围时,检测误差小于70 μV。     

单相AC-DC变换电路设计及试验

该单相AC-DC变换电路以有源功率因数控制器UCC28019为核心,STM32F103做主控芯片,采用主控芯片片上DAC调节UCC28019电压误差放大器反馈端,控制输出电压稳定输出;设计功率因数测量电路、输出保护电路、功率因数调整电路等电路模块。经测试,系统输入电压为24 V时,输出2 A电流时可稳定输出36 V电压,负载调整率为0.02%,电压调整率为0.028%,功率因数测量最大误差为0.02,过流保护动作电流为2.54 A,交流输入侧功率因数校正后最高达99.9%,转换效率达96.7%,功率因数在0.8¹.0稳定可调。     

一种低压差CMOS线性稳压器的设计

设计了一种输入电压范围为1.9~5 V,输出电压为1.8 V的LDO。采用零点-极点追踪频率补偿方案,补偿结构简单,可动态补偿输出极点;利用PMOS管与NMOS管阈值电压相互补偿的特性,设计了基准电压源,具有结构简单、版图面积小等优点。基于GSMC 0.18 μm CMOS工艺,采用Spectre软件对电路进行仿真。仿真结果表明,电路的带宽为4 MHz,低频段时电源抑制比达到125 dB,静态电流只有80 μA。     

1.5×10-6/℃高阶参考电压曲率补偿电路

针对带隙参考电压基准温漂问题设计了一款高阶补偿电路,并采用0.5 μm BCD工艺进行了验证.电路采用零温度系数(TC)电流实现一阶补偿,同时采用具有正温度系数(PTC)的双极型晶体管(BJT)实现了高阶补偿.采用HSPICE软件进行了仿真,结果表明,所设计的电路参考电压正常值为1.8V.另外,设计的电路具有1.5×10-6/℃的温度系数,在低频上具有55 dB电源抑制比(PSRR),从1.8～5 V具有0.4 mV/V的线性调整率,并得到20 fV2/Hz的输出噪声水平.提出的电路已应用在一款电源管理芯片中,且该电路可应用在多种便携式电子产品中.     

延迟锁相环控制模块的VLSI设计与实现

介绍了一种可用于DLL的控制模块,设计了控制模块的具体电路,并着重优化了控制算法,使其锁定速度快、支持的输入时钟信号频率范围大、延迟信号相位抖动小.采用SMIC 0.18 μm CMOS工艺库进行设计和实现.经仿真测试,电路工作范围可达到10 MHz～1 GHz,最大锁定周期为32个输入时钟周期,最大相位抖动小于28 ps.整个控制模块芯片面积为300 μm×350 μm.     

只使用少量高压元件的主驱动零交越检测器

本设计中的电路可生成一个交流电源的零交越脉冲,并提供电气绝缘。输出脉冲的下降沿出现在零交越点前约200μs。使用这个电路可以安全地停止一个可控硅栅极的触发,使之有时间正常地关断。只有当主电压约为0V时,电路才产生短脉冲,因此在230V、50Hz输入下只耗电200mW。     

基于平均电流的功率因数校正电路设计与仿真

为了减少车载充电机功率因数校正电路对公共电网的谐波污染,并保证其向后级电路传送稳定的直流电压,设计了一种以UC3854芯片为核心,采用双闭环控制策略的功率因数校正电路。电流内环控制PWM信号,实现Boost电路输入电压与输入电流的相位相同,电压外环控制实现输出电压的稳定。通过建立功率电路的数学模型,根据传递函数的特点设置了电流内环、电压外环补偿网络的参数。最后通过仿真验证了所有设计参数的正确性,实现了低谐波、低污染和高功率因数的目标。     

一种高输入电压高PSRR的带隙基准电路设计

在高压宽输入范围的芯片中,高压电源一般不直接作为带隙基准电路的电源。传统方案采用齐纳二极管加源随器将高压输入转换为低压电源,为带隙基准供电,然而低压电源波动过大,降低了带隙基准的PSRR。电源由反馈环路产生,可以提供高PSRR性能。文章提出了一种输入电压范围为5~65 V,通过闭环负反馈产生低压电源和1.2 V基准电压的带隙基准电路,适用于宽输入电压芯片,如Buck、电机驱动或模拟ASIC芯片。该带隙基准电路的电源是将自身产生的电流流经PMOS,由PMOS的VGS确定。因此低压电源不随输入电压变化,线性调整率极低。该电路由预处理电路、启动电路和带隙基准电路组成,采用负反馈稳压设计,不使用齐纳二极管,不引入额外的掩膜层,降低了电路成本。在CSMC 0.25 μm BCD工艺下,基准电压线性调整率低至0.000 091%,输入电压在5~65 V范围内基准变化小于1 μV,低频PSRR为-160 dB@100 Hz,温度系数为2.8×10-5/℃。     

可调节型低抖动时钟占空比稳定电路的设计

介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上,增加含连续时间积分器的反馈环路,并设计了时钟周期检测电路,同时可通过SPI配置积分器的参考电压,在片外调节芯片制造过程中产生的误差,并在前端增设一个高增益带宽时钟放大器,用来放大幅度很小(Vp-p<100 mV)的差分输入时钟信号。电路采用0.18 μm 1.8 V 1P5M CMOS工艺,可对频率范围为50~250 MHz、占空比范围为10% ~ 90%的输入时钟进行稳定调节,时钟峰-峰值抖动约为0.3 ps @ 250 MHz。     

应用于EoC芯片的宽带低噪声下混频器设计

基于SMIC 0.13 μm RFCMOS工艺,提出了一种可应用于EoC (Ethernet over Cable)芯片接收机的输出阻抗可调(200~500 Ω)的宽带低噪声下混频器,覆盖了接收机系统中1.2~2.4 GHz工作频段。Cadence SpectreRF后仿真结果表明,在3.3 V电源电压下,该混频器的输入3阶交调点为3.5~5 dBm,转换增益为10~18.2 dB,单边带噪声系数为4.1~5.8 dB,静态电流为20 mA。该电路可在-40 ℃~85 ℃较大温度范围和3~3.6 V电源电压下正常工作。     

一种高动态性能数字DC-DC算法建模与芯片设计

降压型DC-DC模块在手机、笔记本等便携式设备中应用极其广泛,它能给基带芯片提供不随负载变化的稳定电压,使整个设备正常工作.随着消费电子的发展,复杂的功能转换导致基带芯片负载的快速变化,因而要求电源芯片有更好的动态性能.采用直接数字法对DC-DC进行建模,利用根轨迹与开环波特图来联合设计补偿函数,并设计新的电路结构,将整个算法压缩至一个周期内完成,仿真达到良好的动态响应.最后以手机基带芯片供电这一应用为背景,采用UMC 0.18 μm工艺,完成了全部芯片设计,其工作频率为1 MHz,输入电压变化范围为3.3 V到2.4 V,输出电压为1.25 V,纹波小于0.5%,负载变化范围为50 mA到800 mA,电压稳定时间小于140 μs.     

COT架构降压型变换器片上纹波补偿电路

基于0.18 μm BCD工艺,设计了适用于电压模式恒定导通时间(COT)架构DC-DC降压型变换器的纹波补偿电路。分析了使用电解电容作为输出电容以及片外纹波补偿电路的缺点,并设计了一种新颖的片内纹波补偿电路来克服这些缺点。在芯片系统典型应用环境下,利用Cadence和Hspice软件进行电路设计和仿真。结果表明,在电源电压为5 V,温度为25 ℃的条件下,芯片输出电压的纹波仅为2.15 mV,通过纹波补偿电路的反馈电压的纹波为37 mV,完全满足系统稳定要求。当温度在-20 ℃~125 ℃内变化时,输出最大纹波仅为12.6 mV。     

应用于红外焦平面读出电路的片上LDO设计

低压差线性稳压器(low-dropout voltage regulator,LDO)由于具有响应速度快、芯片面积小、低输出噪声的优点,很适合作为电源模块集成到红外焦平面读出电路的系统中。设计了一款低噪声、带buffer和密勒补偿的LDO结构的线性电源,芯片采用CSMC 0.6 μm CMOS工艺设计,在Hspice上对电路模块进行了仿真验证。仿真结果表明,该LDO在50 kHz、3.3~5 V的电源电压下,线性调整率最大为10 mV/V,电源抑制比(PSRR)为50 dB,负载电流可达到100 mA。     

一种新颖的LDO频率补偿技术

通过对传统LDO频率补偿电路的零点、极点进行分析,提出了一种新颖的频率补偿技术.在原有频率补偿电路的基础上,增加一个电阻和电容以及一个PMOS管,构成新的补偿网络.此补偿网络产生一组零极点,且零点在带宽范围内,极点在带宽范围外.仿真结果显示,输出电流为100 mA时,相位裕度为87°;输出电流为1 μA时,相位裕度为46°.电路设计基于TSMC 0.18 μm CMOS工艺,采用Hspice进行仿真,电路工作电压为1.8 V.     

12 V 1 A全集成无刷直流电机驱动电路设计

设计了一种全集成的无刷直流电机驱动电路,包括无刷直流电机控制系统中的LDMOS栅极驱动电路以及LDMOS管。该电路采用自举法驱动高端管,设计了死区时间和防混叠模块,避免了同桥臂直通。LDMOS晶体管与CMOS晶体管被集成在一块芯片上,实现了电路小型化。采用CSMC 0.25 μm BCD工艺流片,12 V/5 V双电源供电,能够提供1 A的负载电流,具有50 ℃~120 ℃迟滞过温保护功能,芯片尺寸约为4 mm×2.3 mm。     

基于平均电流的双闭环APFC电路的设计

为有效消除电力电子设备的谐波干扰,基于UC3855设计了BOOST功率因数校正电路。主电路为减少功率损耗采用ZVT零电压辅助开关。控制电路采用双闭环平均电流模式。利用乘法器校正使输入电流接近正弦波并保持与电压同相位。通过小信号建模推导了电流环、电压环传递函数,配置了系统双环补偿校正网络的参数。最后通过MATLAB仿真和实验验证了设计的正确性。系统的动、稳态性能良好,功率因数接近为1。