共查询到20条相似文献,搜索用时 281 毫秒
1.
设计了一种用于射频系统的低功耗、中速中精度差分输入逐次逼近型(SAR)A/D转换器。采样完成后采用下极板对接的逻辑算法,10位SAR A/D转换器只需9位DAC即可满足其精度要求。DAC阵列采用分段电容结构,节省了芯片面积。比较器采用前置运算放大器加锁存器的结构,达到了同时兼顾速度和精度的要求。该A/D转换器芯片采用GSMC 0.13 μm 1P7M CMOS工艺制造,其核心电路尺寸为500 μm×360 μm,采用1.2 V的单电源供电。测试结果表明,当采样频率为10 MS/s,输入信号频率为2 MHz时,该SAR A/D转换器达到8.45位的有效精度,总功耗为2.17 mW;当采样频率为5 MS/s,输入信号频率为1 MHz时,该SAR A/D转换器达到8.75位的有效精度,总功耗为2.07 mW。 相似文献
2.
基于SMIC 65 nm CMOS工艺,设计了一种10位120 MS/s逐次逼近A/D转换器。电路为1.2 V电源供电,采用基于单调转换方式的改进型低功耗D/A电容阵列,相比于传统电容阵列,功耗降低了91%。采用一级动态预放大加一级动态锁存器的动态比较器,以降低功耗和提高速度。设计了与电容阵列工作方式相结合的异步逻辑控制电路,以降低外部时钟设计难度,并在控制功耗的前提下提高速度。Spectre仿真验证结果表明,在采样频率为120 MHz,输入信号频率为60 MHz时,SFDR达到81.07 dB,有效位数大于9位,具有良好的动态性能。电路整体功耗约为600 μW。 相似文献
3.
4.
基于0.18 μm CMOS工艺,设计了一种16位600 MS/s电流舵D/A转换器。该D/A转换器为1.8 V/3.3 V双电源供电,采用并行输入、差分电流输出的四分段(5+4+3+4)电流舵结构。采用灵敏放大器型锁存器可以精确锁存数据,避免出现误码;由恒定负载产生电路和互补交叉点调整电路组成的同步与开关驱动电路,降低了负载效应引起的谐波失真,同时减小了输出毛刺;低失真电流开关消除了差分开关对共源节点处寄生电容对D/A转换器动态性能的影响。Spectre仿真验证结果表明,当采样频率为625 MHz,输入信号频率为240 MHz时,该D/A转换器的SFDR为78.5 dBc。 相似文献
5.
设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积.电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来降低功耗.结果显示,该ADC能够工作在欠采样情况下,有效输入带宽达到50 MHz.在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于10.4位.电路使用TSMC 0.18 μm 1P6M CMOS工艺,在30 MHz全速采样频率下,电路功耗仅为68 mW. 相似文献
6.
基于SMIC 65 nm CMOS工艺,设计了一种10位10 MS/s逐次逼近型模数转换器(SAR ADC)。采用全差分的R-C组合式DAC网络结构进行设计,提高了共模噪声抑制能力和转换精度。与全电容结构相比,R-C组合式DAC网络结构有效减小了版图面积。DAC中各开关的导通采用对称的开关时序,使比较器差分输入的共模电平保持为固定值,降低了比较器的失调电压,提高了ADC的线性度。在2.5 V模拟电源电压和1.2 V数字电源电压下,使用Spectre进行仿真验证,测得DNL为0.5 LSB,INL为0.8 LSB;在输入信号频率为4.990 2 MHz,采样频率为10 MHz的条件下,测得电路的有效位数为9.63位,FOM为0.04 pJ/conv。 相似文献
7.
8.
基于SMIC 65 nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成。电容型数模转换器采用带2位补偿电容的拆分单调电容转换方案,通过增加2位补偿电容,克服了电容型数模转换器在短时间内建立不稳定和动态比较器失调电压大的问题,使SAR ADC的性能更加稳定。数字纠错电路将每次转换输出的12位冗余码转换成10位的二进制码。使用Spectre进行前仿真验证,使用Virtuoso进行版图设计,后仿真结果表明,当电源电压为1.2 V、采样率为100 MS/s、输入信号为49.903 MHz时,该ADC的SNDR达到58.1 dB,而功耗仅为1.3 mW。 相似文献
9.
10.
设计了一个14位40 MHz、100 dB SFDR、1.8 V电源电压的流水线A/D转换器(ADC).采用增益自举密勒补偿两级运放,可在保证2 Vpp差分输出信号摆幅的前提下获得130dB的增益,有效地减小了运放有限增益的影响;同时,采用冗余位编码技术和动态比较器,降低了比较器失调电压的设计难度和功耗.该设计采用UMC 0.18 μm CMOS工艺,芯片面积为2mm×4 mm.仿真结果为:输入满幅单频9 MHz的正弦信号,可以达到100 dB SFDR和83.8 dBSNDR. 相似文献
11.
14位20 MS/s CMOS流水线A/D转换器 总被引:1,自引:1,他引:0
介绍了一种14位20 MS/s CMOS流水线结构A/D转换器的设计.采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25 VR两个参考电平;采用折叠增益自举运算放大器,获得了98 dB的增益和900 MHz的单位增益带宽,基本消除了运放有限增益误差的影响;采用冗余编码和数字校正技术,降低了对比较器失调的敏感性,避免了余差电压超限引起的误差.电路采用0.18 μm CMOS工艺,3.3 V电源电压.仿真中,对频率1 MHz、峰值1 V的正弦输入信号的转换结果为:SNDR 85.6 dB,ENOB 13.92位,SFDR 96.3 dB. 相似文献
12.
为满足航天电子系统对高速高精度16位A/D转换器的需求,设计了一种流水线型16位80 MSPS A/D转换器,内核采用“3+4+3+3+3+3+3”七级流水线,前端缓冲器用于减小第一级MDAC采样网络回踢信号对A/D转换器线性度的影响。采用环栅器件、N+/P+双环版图等设计加固技术。A/D转换器采用0.18 μm CMOS工艺,工作电源电压为3.3 V和1.8 V,在时钟输入频率为80 MHz和模拟输入频率为36.1 MHz时,ADC的功耗≤1.1 W、信噪比SNR≥73.8 dB、无杂散动态范围SFDR≥88 dBFS。电离总剂量150 krad(Si)辐照后,ADC的信噪比SNR变化量≤0.3 dB、无杂散动态范围SFDR变化量≤1 dB;Bi离子辐照下ADC的电流增加≤4 mA。 相似文献
13.
本文设计了一种可满足视频速度应用的低电压低功耗10位流水线结构的CMOS A/D转换器.该转换器由9个低功耗运算放大器和19个比较器组成,采用1.5位/级共9级流水线结构,级间增益为2并带有数字校正逻辑.为了提高其抗噪声能力及降低二阶谐波失真,该A/D转换器采用了全差分结构.全芯片模拟结果表明,在3V工作电压下,以20MHz的速度对2MHz的输入信号进行采样时,其信噪失调比达到53dB,功率消耗为28.7mW.最后,基于0.6μm CMOS工艺得到该A/D转换器核的芯片面积为1.55mm2. 相似文献
14.
比较器的设计对于A/D,D/A转换器的精度至关重要。为了满足12位高分辨率的A/D转换器的需要,设计了一种高精度CMOS比较器,采用三级差分比较和一级动态正反馈的Latch结构实现了高比较精度。论文对该比较器的电路结构,增益,带宽,输入失调消除原理和锁存时间常数进行了分析,并利用Hynix 0.5um CMOS工艺提供的器件模型进行了仿真,在20MHZ频率下,比较器的精度达到了400uV。测试结果显示,在16MHZ频率下,比较器的精度达到了600uV。在电源电压为5V时,功耗为78uw。芯片面积是210um *180um 。该比较器已经成功用于一种10MSPS 12位A/D转换器中。该器件还可以用于13位以下的其他A/D转换器电路。 相似文献
15.
16.
本文叙述了一种用于视频图象信号处理的八位极低功率瞬时A/D转换器的大规模集成电路。这种转换器采用了浅沟隔离的双极超大规模集成电路技术,功耗仅150mW,是目前报导的最低功耗的一半。采用比较器电路来达到这样的低功耗水平,该比较器电路是新近设计成功的。此种转换器可以使高达10MHz的视频信号从30MHz的转换速率实现数字化。观测到的差分增益(DG)误差为1%,差分相位(DP)误差小于0.5°。 相似文献
17.
18.
本文提出了一个在600MHz采样率下的6位逐次逼近寄存器(SAR)。由于对ADC高速的追求,本设计借鉴了2位/级的思想,并在此基础上给出了2位/级的新型转换过程,解决了DAC之间不匹配问题并减少了功耗。同时,采用了改进的分布式比较器拓扑结构以获得速度。通过整合多比较器的输入端减小了时钟馈通效应和失调,引入比较器的自锁技术进一步减小了功耗。测量结果表明,在600MHz采样频率、5.6MHz输入频率下,得到信号与噪声加失真比(SNDR)为32.13 dB,无杂散动态范围(SFDR)为44.05 dB。当输入频率接近奈奎斯特时,SNDR / SFDR分别下降到28.46/39.20 dB。最终该ADC由TSMC 65纳米工艺制造,其设计面积为0.045 mm2。在1.2V电源电压下的功耗为5.01 mW,并得到FoM值为252 fJ/转换过程。 相似文献
19.
实现了一种10位2.5MS/s逐次逼近A/D转换器。在电路设计上采用了R-C混合结构D/A转换、伪差分比较结构以及低功耗电平转换方式实现。为了实现好的匹配性能,在版图布局上分别采用电阻梯伪电阻包围对策以及电容阵列共中心对称布局方式进行布局。整个A/D转换器基于90nm CMOS工艺实现,在3.3V模拟电源电压以及1.0V数字电源电压下,测得的DNL和INL分别为0.36LSB和0.69LSB。在采样频率为2.5MS/s,输入频率为1.2MHz时,测得的SFDR和ENOB分别为72.86dB和9.43bits。包括输出驱动在内,测得整个转换器的功耗为6.62mW。整个转换器的面积约为238um×214um。设计结果显示该转换器性能良好,非常适合多电源嵌入式SoC的应用。 相似文献
20.
提出了一种基于微分法的峰值检测电路,它包含微分电路、双沿触发比较器和采样保持电路。微分电路对输入信号进行微分变换,双沿触发比较器比较微分变换结果与参考电压,得到采样保持控制信号,以控制采样保持电路的正常工作,实现峰值检测功能。该检测电路具有高频率、高精度的特点,工作频率达到200~500 MHz,峰值检测误差小于5%。该检测电路适用于高速A/D转换器、D/A转换器和具有复杂参数的采集系统等领域。 相似文献