超低电压正交压控振荡器设计

提出一种新的低压正交压控振荡器(QVCO)结构,该结构由两个完全相同的低压压控振荡器经过背栅耦合方式实现.背栅耦合方式使压控振荡器实现正交的输出时钟并且降低了功耗和输出相位噪声.该设计中的QVCO电路采用中芯国际0.13μm 1P8M标准CMOS工艺,可以工作在0.35V的电源电压下,总的功耗为1.75mW,输出时钟频率为5.34GHz,偏离主频1MHz处的相位噪声为-110.5dBc/Hz,对应该相位噪声的FOM(FigureOf-Merit)为-182.62dBc/Hz,频率调谐范围为4.92~5.34GHz.该QVCO可以在更低的电源电压下实现低的相位噪声,且拥有较高的FOM值.     

5GHz0.18μm CMOS宽带LC VCO

采用0.18μm RF CMOS工艺,设计了一个5GHz的宽带电感电容压控振荡器。该压控振荡器的电路结构选用互补交叉耦合型,采用噪声滤波技术降低相位噪声,并采用开关电容阵列扩展其调谐范围。后仿真结果表明,实现了4.44～5.44GHz的宽调谐。振荡器的电源电压为1.8V,工作电流为2.78mA,版图面积为0.37mm2。     

60GHz宽调谐范围推—推压控振荡器设计

基于65nmCMOS工艺实现了60GHz推—推压控振荡器（VCO）设计。采用互补交叉耦合去尾电流源结构以降低相位噪声。压控振荡器输出包含两级缓冲放大器,第二级缓冲放大器偏置在截止区附近以增大二次谐波的输出功率。在1.2/0.8V电源电压下,压控振荡器核心和缓冲放大器分别消耗2.43mW和2.95mW。在偏离中心频率1MHz处相位噪声为-90.7dBc/Hz。输出功率为-2.92dBm。特别的,压控振荡器的调谐范围达到9.2GHz（15.3%）,与调谐范围相关的性能指标FOMT为-182.7dBc/Hz。该压控振荡器可应用于57GHz～64GHz开放频段超高速短距离无线通信。     

基于GaAs工艺的36GHz压控振荡器

利用法国OMMIC公司的0.2μm GaAs PHEMT工艺,设计实现了一个36GHz压控振荡器电路.该电路采用完全差分的调谐振荡器结构,通过引进容性源极耦合差动电流放大器和调谐负载电路,提高了电路的性能.测试表明:该压控振荡器中心频率为36GHz,调谐范围约为800MHz,在偏离中心频率10MHz处的单边带相位噪声为-98.83dBc/Hz.芯片面积为0.5mm×1mm,采用-5V单电源供电,核心单元功耗约为200mW.     

宽带低相位噪声CMOS环型压控振荡器的设计与研究

采用一种环型电路结构,设计了一个1.3GHz宽带线性压控振荡器.采用 TSMC 0.18μm RF CMOS 工艺,利用 CadenceSpectreRF 完成对电路的仿真.结果显示,在电源电压Vdd =1.8 V 时,控制电压范围为 1.0～1.18 V,频率的变化范围为800 MHz～2.1GHz,相位噪声为-105 dBc/Hz@1 MHz.很好地解决了相位噪声与调谐范围之间的矛盾.     

基于GaAs工艺的36GHz压控振荡器

利用法国OMMIC公司的0.2μm GaAs PHEMT工艺,设计实现了一个36GHz压控振荡器电路.该电路采用完全差分的调谐振荡器结构,通过引进容性源极耦合差动电流放大器和调谐负载电路,提高了电路的性能.测试表明:该压控振荡器中心频率为36GHz,调谐范围约为800MHz,在偏离中心频率10MHz处的单边带相位噪声为-98.83dBc/Hz.芯片面积为0.5mm×1mm,采用-5V单电源供电,核心单元功耗约为200mW.     

低相位噪声压控振荡器设计

分析了LC压控振荡器(VCO)相位噪声,通过改进电路结构,采用PMOS和NMOS管做负阻管,在尾电流源处加入电感电容滤波,优化电感设计,设计了一种高性能压控振荡器.采用TSMC 0.18 μm IP6M CMOS RF工艺,利用Cadence中的Spectre RF工具对电路进行仿真.在电路的偏置电流为6 mA、电源电压VDD=1.8 V时,输入控制电压为0.8～1.8 V,输出频率变化为1.29～1.51 GHz,调谐范围为12.9%,相位噪声为-134.4 dBc/Hz@1MHz,功耗仅为10.8 mW.     

一种低调谐增益变化的宽带电感电容压控振荡器

设计了一个应用于数字电视调谐器的宽带电感电容压控振荡器.该振荡器包含了一个开关可变电容阵列,用以抑制调谐增益的变化.整个电路采用0.18μm CMOS工艺实现.测试结果表明:压控振荡器的频率范围从1.17GHz至2.03GHz(53.8%);调谐增益从69MHz/V变化至93MHz/V,其变化幅度与最大值相比为25.8%;最差相位噪声为-126dBc/Hz@1MHz;在1.5V电源电压下,压控振荡器的功耗约为9mW.     

一个新结构低功耗2.5 GHz CMOS LC压控振荡器的设计

压控振荡器是锁相环电路的关键的组成部分之一,采用新的电流复用结构,可以明显降低该电路的功耗,而且由于没有尾电流,新结构还能有效改善电路的相位噪声.在TSMC 0.18 CMOS 1P6M工艺下的仿真结果表明:在1.25 V供电电压下振荡器的调节范围是2.26 GHz到2.76 GHz,在频偏1 MHz处的相位噪声为--130 dBc/Hz,平均功耗不超过1.2 mW.     

一种低调谐增益变化的宽带电感电容压控振荡器

设计了一个应用于数字电视调谐器的宽带电感电容压控振荡器.该振荡器包含了一个开关可变电容阵列,用以抑制调谐增益的变化.整个电路采用0.18μm CMOS工艺实现.测试结果表明:压控振荡器的频率范围从1.17GHz至2.03GHz(53.8%);调谐增益从69MHz/V变化至93MHz/V,其变化幅度与最大值相比为25.8%;最差相位噪声为-126dBc/Hz@1MHz;在1.5V电源电压下,压控振荡器的功耗约为9mW.     

宽频率范围的单子带压控振荡器设计

基于TSMC 180 nm CMOS工艺,提出了一种振荡频率为2～3 GHz的宽频率范围、低相位噪声的单子带压控振荡器(VCO).采用双平衡吉尔伯特混频结构,将单子带5～6 GHz压控振荡器与固定频率3 GHz压控振荡器进行下混频,可得到振荡频率为2～3 GHz的单子带压控振荡器,实现相对带宽从18.18％到40％的展...     

A 0.8 V low power low phase-noise PLL

A low power and low phase noise phase-locked loop(PLL) design for low voltage(0.8 V) applications is presented.The voltage controlled oscillator(VCO) operates from a 0.5 V voltage supply,while the other blocks operate from a 0.8 V supply.A differential NMOS-only topology is adopted for the oscillator,a modified precharge topology is applied in the phase-frequency detector(PFD),and a new feedback structure is utilized in the charge pump(CP) for ultra-low voltage applications.The divider adopts the extende...     

宽带低相噪双核压控振荡器

基于同相耦合拓扑结构,分析并设计了一款双核压控振荡器(VCO)。该电路通过将两个相同VCO 核 的输出同相相连,实现了在不降低谐振腔Q 值和输出信号幅度的前提下,将谐振腔的有效电感值减小一半,从而降 低了输出信号的相位噪声。该芯片采用 TPS 65 nm RFSOI CMOS 工艺制造,包括焊盘在内的芯片面积为1. 04 mm2。 测试结果表明,该VCO 可以在8. 600~12. 148 GHz (34. 2%) 的宽频带范围内连续工作,并在8. 841 GHz 处测试 的相位噪声为-108. 63 dBc/ Hz@ 1 MHz。当电源电压为1. 2 V 且不考虑测试缓冲器时,该双核VCO 消耗电流为 9. 2~11. 1 mA,对应含调谐范围的优值(FOMT)为-183. 39 ~ -187. 13 dBc/ Hz。     

80-GHz differential VCO in InP SHBTs

A high frequency millimeter-wave voltage-controlled oscillator (VCO) has been designed, manufactured and tested in InP single heterojunction bipolar transistor technology. The fully integrated fundamental differential VCO features high operating frequency up to 80 GHz with low phase noise about -118 dBc/Hz at 1-MHz offset and 5% tuning range. The VCO consumes only 95-mW power at a power supply of -5 V, while providing -2 dBm single-ended output power and 1 dBm for differential output power. The die size is 0.28 mm/sup 2/.     

低电调电压全集成10~20GHz VCO的设计与实现

研制了一款低电调电压、多频段压控振荡器(VCO)微波单片集成电路(MMIC),MMIC主要由6频段振荡电路、控制电路、译码电路等组成。将10~20 GHz的频率范围分为6个频段覆盖,从而将电调电压控制在5 V以内。基于GaAs异质结双极晶体管(HBT) 2μm工艺对所设计的VCO进行了流片验证,芯片面积为3.4 mm×3.2 mm。测试结果表明,在室温下,当电源电压为5 V、电调电压在0~5 V时,每个频段VCO可覆盖的频率为9.58~11.6 GHz、11.06~13.23 GHz、12.77~14.89 GHz、14.21~16.48 GHz、16~18.48 GHz和17.7~20.17 GHz;当电调电压为2.5 V、频偏为100 kHz时,每个频段VCO的相位噪声分别为-91.8、-90.5、-90.3、-90、-88.2和-87.1 dBc/Hz。因此,该6频段VCO覆盖了10~20 GHz的频率范围,且每段VCO的相位噪声指标良好,可满足低压电子系统的应用需求。     

一种三阶环形压控振荡器的分析设计

This paper describes a large tuning range low phase noise voltage-controlled ring oscillator(ring VCO)based on a different cascade voltage logic delay cell with current-source load to change the current of output node.The method for optimization is presented.Furthermore,the analysis of performance of the proposed ring VCO is confirmed by the measurement results.The three-stage proposed ring VCO was fabricated in the 180-nm CMOS process of SMIC.The measurement results show that the oscillator frequency of the ring VCO is from 0.770 to5.286 GHz and the phase noise is 97.93 dBc/Hz at an offset of 1 MHz from 5.268 GHz with a total power of15.1 mW from a 1.8 V supply while occupying only 0.00175 mm2of the core die area.     

192 GHz push-push VCO in 0.13 /spl mu/m CMOS

A 192 GHz cross-coupled push-push voltage controlled oscillator (VCO) is fabricated using the UMC 0.13 /spl mu/m CMOS logic process. The VCO can be tuned from 191.4 to 192.7 GHz. The VCO provides output power of /spl sim/-20 dBm and phase noise of /spl sim/-100 dBc/Hz at 10 MHz offset, while consuming 11 mA from a 1.5 V supply.     

基于电感电容振荡器的电荷泵锁相环的设计

设计并实现了一种采用电感电容振荡器的电荷泵锁相环,分析了锁相环中鉴频/鉴相器(PFD)、电荷泵(CP)、环路滤波器(LP)、电感电容压控振荡器(VCO)的电路结构和设计考虑。锁相环芯片采用0.13μm MS&RF CMOS工艺制造。测试结果表明,锁相环锁定的频率为5.6～6.9 GHz。在6.25 GHz时,参考杂散为-51.57 dBc;1 MHz频偏处相位噪声为-98.35 dBc/Hz;10 MHz频偏处相位噪声为-120.3 dBc/Hz;在1.2 V/3.3 V电源电压下,锁相环的功耗为51.6 mW。芯片总面积为1.334 mm2。     

A 2 V 1.8 GHz fully integrated CMOS dual-loop frequency synthesizer

A 2 V 1.8 GHz fully integrated CMOS dual-loop frequency synthesizer is designed in a standard 0.5 /spl mu/m digital CMOS process for wireless communication. The voltage-controlled oscillator (VCO) required for the low-frequency loop is designed using a ring-type VCO and achieves a tuning range of 89% from 356 to 931 MHz and a phase noise of -109.2 dBc/Hz at 600 kHz offset from 856 MHz. With an active chip area of 2000/spl times/1000 /spl mu/m/sup 2/ and at a 2 V supply voltage, the whole synthesizer achieves a tuning range from 1.8492 to 1.8698 GHz in 200 kHz steps with a measured phase noise of -112 dBc/Hz at 600 kHz offset from 1.86 GHz. The measured settling time is 128 /spl mu/s and the total power consumption is 95 mW.