SoC FPGA进一步提高设计灵活性

在竞争对手发布具有FPGA特性的处理器之后,Altera也迅速发布了其首款28nm处理器,该公司称之为SoC FPGA。Altera亚太区资深市场经理罗嘉鸾表示,SoC FPGA减小了嵌入式系统的电路板面积、功耗和成本,同时提升了系统性能,这一新型处理器结构正在成为趋势,将广泛应用于汽车、工业、视频监控、无线基础设施、计算机和存储等领域。     

Altera:28nm SoC FPGA代表嵌入式设计的未来

“在过去十多年中,Altera一直不断地与嵌入式应用的客户探讨未来。我们发现他们的需求集中体现在4个方面：提高系统’陛能,降低系统功耗,减少电路板的面积以及降低总体系统的成本。随着FPGA器件功耗的不断下降,很多客户计划在下一代的嵌入式设计里面使用FPGA来替代原有昂贵费时的设计。”Altera公司产品和企业市场副总裁Vince Hu说。     

解决SoCFPGA设计难题

主要FPGA供应商已经开始销售集成了硬核处理器内核的低成本FPGA器件,SoC类FPGA器件最终会成为主流。为能够充分发挥所有重要FPGA的灵活性,这些器件提供了FPGA设计人员和软件工程师还不熟悉的新特性。设计人员需要考虑怎样在FPGA和处理器之间初始化这些资源并进行分配,管理复杂的连接,以及处理器外设的各种设置。     

28纳米FPGA分道：高性能与SoC并进

两大FPGA巨头最近发布了不同方向的28纳米产品,Altera仍高举高性能优势,而Xilinx则强调FPGA SoC融合路线,不同产品方向背后显示了FPGA正在从传统通信应用向更广泛的嵌入式应用扩展。     

SoC芯片的RomCode设计与FPGA验证研究

RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了确保RomCode设计的稳定性和正确性,基于Palladium与Haps完成FPGA原型验证。验证结果表明,该RomCode设计的功能正常且运行稳定,提高了芯片的流片成功率,加快了软件开发的进度,有效地支撑了SoC芯片其他模块的功能验证。     

Altera发布业界第一款SoC FPGA软件开发虚拟目标平台

Ahera公司宣布可以提供FPGA业界的第一个虚拟目标平台,支持面向Ahera最新发布的SoCFPGA器件进行器件专用嵌入式软件的开发。在Synopsys有限公司成熟的虚拟原型开发解决方案基础上,SoCFPGA虚拟目标是基于PC在AlteraSoCFPGA开发电路板上的功能仿真。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

基于FPGA的语音识别SoC系统解决方案

基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路（MSAC）为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源的39．18％及1KB片内SRAM,完成整个语音识别算法性能比S3C44BOx（ARM7）平台上定点C程序提高了49．78％,充分证明了CoreMP7平台用于SoC设计的可行性和便捷性,以及主处理器配合硬件加速协处理器架构在信号处理领域的优势。     

新型验证工具推进FPGA和SoC中高速串行收发器的评估

JNEYe链路分析工具提供了验证和电路板级全套设计工具。JNEYe支持设计人员迅速方便的评估高速AlteraFPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势,是一种新的混合行为仿真方法。JNEye工具经过优化,支持A1tera10代系列产品,为用户提供了评佶Altera下一代FPGA和SoC收发器链路性能的平台。     

基于ARM SoC的FPGA原型验证

ARM是目前SoC设计中应用最为广泛的高性价比的RISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本.     

基于SoC FPGA的文字分割系统设计

针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。     

SOPC——基于FPGA的SoC设计策略

介绍了SoC的特点，并针对其设计所而临的问题提出了A1tera公司的解决方案——SOPC，以及相关的Excalibur芯片和开发工具Quartus II与SOPC Bui1der。     

基于SoC+FPGA平台快速动态加载驱动开发及实现

以TI公司的OMAP-L138型号双核处理器单片系统（SoC）与ALTERA公司 EP3C80F484型号FPGA为核心的嵌入式硬件平台,介绍了SoC与FPGA通过高速SPI接口实现固件动态加载的方法,以及基于Linux的SoC对FPGA快速动态加载驱动程序开发的原理及步骤。实际测试基于高速SPI接口的FPGA固件动态加载功能快速稳定,对同类型嵌入式平台的FPGA固件动态加载驱动开发具有借鉴意义。     

基于FPGA的SoC接口在CNN加速器中的研究

卷积神经网络计算的显著特点在于计算的数据量大、计算过程繁杂、数据流动复杂,基于这些特点,为了实现一种较为高效的卷积神经网络数据传输,设计了一条从外围存储设备中读写数据,进入计算模块的通路.以SPI Flash-DDR-计算模块为主要数据通路,并引入PingPong读写操作进行数据流优化,结合Vivado仿真平台进行...     

TS流解复用的SoC设计与实现

介绍了TS流解复用的SoC实现方案,FPGA硬件电路采用参数匹配法来实现TS包的过滤和PSI/SI分段的匹配,利用Nios软核处理器实现对参数的配置及PSI/SI表的分析,既满足了实时的要求,又具有较高的灵活性.通过接入实际码流进行测试,可以快速地实现对TS流的解复用.     

一种通讯系统的SoC实现

针对代表数字信号技术发展趋势的SoC(片上系统)技术，本文介绍一种利用可重构嵌入式处理器和现场可编程逻辑门阵列器件实现一个通讯系统的设计原理、设计方法、设计步骤。     

Xilinx：FPGA向标准化虚拟SoC平台演进

半导体行业最让人称道的是,能把沙子做成比金子还要贵的产品,并且这个故事一直延续到今天.这也激发了人们的创新意识,并不断展示创新性思维将创新技术和融合技术给人们带来的奇迹.     

用FPGA解决65nm芯片设计难题

随着工艺技术向65nm以及更小尺寸的迈进,出现了两类关键的开发问题:待机功耗和开发成本.这两个问题在每一新的工艺节点上都非常突出,现在已经成为设计团队面临的主要问题.在设计方法上从专用集成电路(ASlC)和专用标准产品(ASSP)转向可编程逻辑器件(PLD)将有助于解决这些问题.     

DC FPGA综合方案解决原型设计的棘手难题

Synopsys公司最近发布了Design Compiler FPGA (DCFPGA),这是一套新的FPGA综合产品,主要面向使用高端FPGA进行ASIC原型设计的工程师。DCFPGA基于Synopsys的DesignCompiler技术构建,并与新的Adaptive Optimization(适应性优化)技术相结合,通过一套公用的ASIC和FPGA流程,为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、最佳电路时序效果和更快捷的途径。 原型设计可以尽早引入软件调试,加快软硬件协同仿真,降低投片风险和投片次数,更快地集成综合,缩短上市时间。但是,原型设计面临众多的设计难题。ASIC原型设计必须以全速运行,而对于无线设计来说尤其如此,因而对时序效果品质(QoR)的