基于FPGA测试电路的SRAM自测试研究

SRAM是微机系统中的记忆设备,用来存放程序和数据。因此对SRAM的自测试可以有效地避免存储器工作不正常给系统带来的损害。采用硬件描述语言对FPGA电路进行编程,构造SRAM测试电路。以对各种存储器常见故障模型能够有效检测的March C-算法为主要测试算法,对存储器单元进行故障测试,并将有错误的地址单元映射到备用的存储单元,以确保微机系统稳定运行。     

8Transistors SRAM稳定性分析与验证

针对8transistors（8T）静态随机存储器（SRAM）存储单元的基本结构,详细研究分析了影响存储单元稳定性性能的因素。为了提升SRAM的稳定性和控制SRAM面积,提出了一种提升稳定性的同时又能有效控制芯片面积的技术方案。在SMIC 40nm工艺条件下,验证了该技术方案,实现了预期的目标,其中稳定性大约提升10%左右。     

用单片机实现DSP在线调试的一种方法

通常情况下,进行DSP系统开发调试时,都要配备一片SRAM芯片作为片外程序RAM。调试时,使用相应的仿真板将程序下载到SRAM中,这样DSP系统通过运行SRAM中的程序代码来实现相应的操作。可以看到,DSP系统调试时,关键是要将程序下载到SRAM中,因此如果能将程序代码通过单片机写入SRAM中,则同样可以完成对DSP系统的调试。下面具体介绍在不使用仿真板的情况下,如何运用单片机AT89S51对DSP芯片TMS320LF2407进行在线调试。1硬件设计1.1TMS320LF2407在线调试的实现过程完成DSP系统的调试,首先要将程序的源代码写入片外SRAM中。此…     

嵌入式Web访问时的内存丢失问题

由于嵌入式技术的发展,嵌入式web服务器软件越来越大,对硬件的要求也相应地提高,但在工业现场的底层控制中,一般嵌入式系统的硬件配置都不是很高,导致了软件和硬件的冲突。本文就是对实际应用过程中,偶尔出现的web页面访问出错问题进行深入的研究。     

平台式FPGA中可重构存储器模块的设计

可重构静态存储器(SRAM)模块是场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可重构性能.本文设计了一款深亚微米工艺下的16-kb的高速,低功耗双端口可重构SRAM.它可以重构成16Kx1,8Kx2,4Kx4,2Kx8,1Kx16和512x32六种不同的工作模式.基于不同的配置选择,此SRAM可以配置为双端口SRAM,单端口SRAM,ROM,FIFO,大的查找表或移位寄存器,本文完整介绍了该SRAM的设计方法,重点介绍了一种新颖的存储单元电路结构:三端口存储单元,以及用于实现可重构功能的电路的设计方法.     

基于索引和压缩的超高速路由查找及更新算法

在下一代核心路由器的研究中．需要在规定的硬件成本和功耗限制下同时实现超高速路由表的查找和更新是目前研究的难点．论文提出了一个全新的超高速路由表查找及更新算法．该算法采用了基于索引和路由表隐式压缩的方案，不仅实现了可以在每一个SRAM的访问延时周期内输出一个路由查找结果．而且能够在两次SRAM的读写访问延时下完成路由更新．该算法功耗小，存储效率高，整个路由表的信息都可存放在容量接近于1M字节的SRAM中．     

基于边界扫描的SRAM测试技术的研究与实现北大核心

静态随机存储器(SRAM)应用广泛,必须充分测试以保证其高可靠性;应用边界扫描的虚拟探针技术实现SRAM测试,分析SRAM功能结构并建立测试模型;以HY6264SRAM存储器为被测对象进行DEMO板可测性设计,应用TCL语言描述其测试信息;实验证明,该方法可完成对SRAM外围线(包括控制线、数据线和地址线)和存储单元的测试与故障诊断,结果正确且诊断定位具体,具有较好的应用前景。     

基于虚拟仪器技术的电气测试平台的实现

介绍了一款涵盖任意波形发生器、数据采集系统和逻辑分析仪的电气测试平台的设计过程,着重介绍了逻辑分析仪单元模块的结构和实现方案。该系统以虚拟仪器技术为核心;底层硬件电路上采用现场可编程门阵列FPGA作为程序控制器,选用高速的SRAM作为波形信号的存储单元;上层使用NI公司的LabVIEW软件进行PC机上应用软件的开发;由USB总线实现软硬件间的通信。从而实现了一个界面友好、功能稳定、精度高的电气测试平台。     

基于虚拟仪器技术的电气测试平台的实现

介绍了一款涵盖任意波形发生器、数据采集系统和逻辑分析仪的电气测试平台的设计过程,着重介绍了逻辑分析仪单元模块的结构和实现方案.该系统以虚拟仪器技术为核心;底层硬件电路上采用现场可编程门阵列FPGA作为程序控制器,选用高速的SRAM作为波形信号的存储单元;上层使用NI公司的LabVIEW软件进行PC机上应用软件的开发;由USB总线实现软硬件间的通信.从而实现了一个界面友好、功能稳定、精度高的电气测试平台.     

三模冗余技术在FPGA领域的应用

空间系统受到高能粒子的轰击,可能对时序等电路产生影响,改变器件的逻辑状态,导致存储单元逻辑‘0’与‘1’的翻转,产生关键数据出错,甚至整个系统的瘫痪。介绍了空间辐射效应的种类及对于不同类型的效应采用的抗辐射方法以及目前流行的三模冗余软件XTMR的实现原理和实现过程。     

基于VB及台达触摸屏的监控系统在纺机中的应用

目前纺织业生产中产品产量一般都还是依靠人工进行统计,在实际操作过程中,不仅麻烦而且容易出错。因此,有必要采用产量监控及查询系统对产品产量进行统计。本文介绍了基于VB及台达触摸屏的产量监控及查询系统,该系统不仅能应用于纺织机械,而且适用于其它设备。     

C语言中指针变量的用法

C语言中使用指针变量时通常需两步：第一步为指针变量赋值,把某个存储单元的地址存入与指针变量相关的存储单元中,即让指针变量指向某个存储单元;第二步以间接引用的方式使用指针变量指向的存储单元。利用变量直接使用存储单元时,存储单元的使用范围受限于变量的作用域,而通过指针变量以间接引用的方式可以扩展存储单元的使用范围。以间接引用方式使用的存储单元不仅可以是基本数据类型的、数组等,而且可以是没有变量标识的堆空间上的存储单元,甚至还可以是与代码相关的“函数类型”的存储单元。     

基于电流信息的CMOS SRAM存储单元故障测试

针对深亚微米技术,提出了差分静态电流技术和动态电流技术相结合的方法对CMOS SRAM存储单元进行故障诊断,针对该方法改进了0-1算法。改进的0-1算法与传统的March算法相比,明显降低了测试开销。以四单元存储器为诊断实例,针对桥接故障、开路故障与耦合故障,实现了100%故障诊断覆盖率。实验结果证明了新方法具有故障覆盖率高的特点,能够诊断传统逻辑测试法难以探测的部分故障。     

3D-SRAM中的TSV开路故障模型研究

基于3D-IC技术的3D SRAM,由于硅通孔TSV制造工艺尚未成熟,使得TSV容易出现开路故障。而现有的TSV测试方式均需要通过特定的电路来实现,增加了额外的面积开销。通过对2D Memory BIST的研究,针对3D SRAM中的TSV全开路故障进行建模,根据TSV之间的耦合效应进行广泛的模拟研究,分析并验证在读写操作下由于TSV的开路故障对SRAM存储单元里所存值的影响,将TSV开路故障所引起的物理故障映射为SRAM的功能故障。该故障模型可以在不增加额外测试电路的情况下,为有效测试和解决这种TSV开路故障提供基础。     

基于Nios II的井下静态随机存取存储器管理

针对测井仪器中高速数据缓存的问题,提出了一种基于Nios II的静态随机存储器（Static Random-Access Memory,SRAM）控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试。测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定。该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统。另外设计介绍的可编程片上系统（System-on-a-Programmable-Chip,SOPC）开发流程对其它SOPC系统开发也具有一定的参考价值。     

基于单片SRAM的EDAC电路设计

在航天应用中,为了减少单粒子翻转效应的影响,星载计算机的RAM存储单元采用检错纠错(EDAC)设计。本文介绍了EDAC原理,并对EDAC电路组成进行改进,将数据和校验存储在一片64Kx8的SRAM中,通过FPGA内部逻辑实现EDAC功能和RAM读写控制,增加了纠错回写和纠错计数功能,并提供测试验证EDAC功能的方法。     

基于FPGA的A/D转换控制器设计

采用FPGA器件EP2C35F672C8对AD574进行实时采样控制,并将采集得到的数据暂存到SRAM中,以便进行分析和处理。整个设计过程采用EDA的设计流程,用硬件描述语言VHDL在QuartusII9.0中进行设计,给出了设计原理分析、硬件内部逻辑设计以及仿真波形输出,可用于模拟信号的高速实时采集。     

BIOS修复免除后顾之忧

盲操作软件修复刷新BIOS、修改BIOS一旦出错,很容易导致电脑无法开机自检,更谈不上使用了。通过两种不同的手段,都可以实现BIOS的恢复,但这都是需要先决条件的,如软件修复方法,前提是BootBlock没有损坏;而硬件修复方式,则需要相同型号的主板了。     

以双字线双阈值4T SRAM为基础的存内计算设计

为了应对冯·诺依曼计算架构的存储墙,存内计算(CIM)架构将逻辑嵌入到存储器中,在读取数据的同时完成运算,使存储单元具备计算能力并且减少了处理器和存储器之间的数据传输.为实现大容量、低成本存储器设计,提出了一种以双字线双阈值4T SRAM为基础的存储系统,不仅可实现数据的存储与读取,而且还可实现BCAM运算和与、或非、异或等逻辑运算.逻辑运算时,经译码电路任选两行存储数据,位线均预放电至低电平,位线电压通过位线端灵敏放大器与参考电压比较后输出运算结果.BCAM运算时,外部输入数据经译码电路译码后实现对存储单元左右传输管的开、断控制,位线端灵敏放大器经或非门输出匹配结果.在65 nm CMOS工艺下对所提电路进行搭建并仿真.4T存储单元相较于6T存储单元的存储面积减少了25％,双字线4T存储结构相较于单字线4T存储结构在超大规模集成电路(VLSI)应用中读功耗可节省47％左右.BCAM运算时数据匹配最大功耗为909.72 FJ,N列的阵列运算速度在字线电压为600 mV时可达16161.6×N MB/Hz.     

录入身份证号有错提醒

如果给录入身份证加个提醒功能,出错的机会就少多了。身份证号码在Excel数据信息里随处可见。录入过程中稍不留意,出错难免,而且处理不好会给后面利用的信息带来不少麻烦。比如目前打印的学生毕业证、职业资格证、合格证等证件或者其他情况都要求有身份证号码,一旦录入身份证号码出错,给办证及后面