基于ADF4001与MAX2620的宽带锁相频率源设计

提出了一种使用MAX2620构成宽带 VCO 及在此基础上与 ADF4001一起构成宽带锁相频率源的设计方案并给出了 电路实物及测试结果.测试表明该频率综合方案具有较宽的频率范围(45 MHz～75 MHz),且频谱杂散性能良好,功耗较低,具有较好的应用价值.     

利用ADF4113设计数字锁相式频率源

该文介绍了AD公司的ADF4113频率综合器芯片,应用AD公司的ADI SimPLL软件进行仿真,设计出L频段数字锁相式频率源,解决了在调试中遇到的关键问题,最终实现的电路具有良好性能指标。     

LS波段集成锁相频率源设计

集成锁相源是通信设备至关重要的部件。本文叙述集成锁相源的原理,关键技术及设计过程。并应用MOTOROLA大规模锁相环集成电路,采用“脉冲吞食”可变分频技术设计LS波段锁相源,达到很好的指标。     

MAX2310中频压控振荡器槽路设计

该文简单介绍了压控振荡器(VCO)的槽路设计方法,并给出了常用的85MHz、190MHz、210MHz压控振荡器的设计实例。     

2.488 Gbit/s时钟数据恢复电路的设计

利用Cadence集成电路设计软件,基于SMIC 0.18 μm 1P6M CMOS工艺,设计了一款2.488 Gbit/s三阶电荷泵锁相环型时钟数据恢复(CDR)电路.该CDR电路采用双环路结构实现,为了增加整个环路的捕获范围及减少锁定时间,在锁相环(PLL)的基础上增加了一个带参考时钟的辅助锁频环,由锁定检测环路实时监控频率误差实现双环路的切换.整个电路由鉴相器、鉴频鉴相器、电荷泵、环路滤波器和压控振荡器组成.后仿真结果表明,系统电源电压为1.8V,在2.488 Gbit/s速率的非归零(NRZ)码输入数据下,恢复数据的抖动峰值为14.6 ps,锁定时间为1.5μs,功耗为60 mW,核心版图面积为566 μm×448μm.     

一款集成VCO宽带频率合成器

采用0.35 μm SiGe BiCMOS工艺设计了一款集成压控振荡器(VCO)宽带频率合成器.该锁相环(PLL)型频率合成器主要包括集成VCO、鉴频鉴相器、可编程电荷泵、小数分频器等模块.其中集成VCO采用3个独立的宽带VCO完成对频率的覆盖;鉴频鉴相器采用动态逻辑结构;小数分频器中∑-△调制器模数可编程,可以精确调制多种分频值.测试结果表明,在电源电压3.3V、工作温度-40～85℃的条件下,该芯片输出频率为137.5～4400 MHz,频偏100 kHz处的相位噪声为-104 dBc/Hz,频偏1 MHz处的相位噪声为-131 dBc/Hz,归一化本底噪声为-215 dBc/Hz.芯片面积为3.8 mm×4 mm.该频率合成器能为通信系统提供低相位噪声或低抖动的时钟信号,具有广阔的应用前景.     

一种锁相频率合成系统的设计

描述了以MC145152和MC1648芯片为核心,采用锁相频率合成技术来实现电压控制LC振荡器的设计思路、方法及指标测试。本系统可以产生高稳定度的正弦信号,输出频带在5~25 MHz范围内,并实时显示;输出频率的稳定度达到10-3以上。该系统在通信领域有广泛的应用前景。     

3mm锁相源研究及系统应用

采用双环数字锁相方式完成3mm波锁相源研究,并成功应用于国内第一套“95GHz毫米波干涉仪”测速系统。提出了一种新的毫米波双环锁相源相位噪声估测方法。实验结果表明:该毫米波锁相源工作在95GHz时,输出功率大于10mW,相位噪声达到-59dBc/Hz@10kHz,在-10℃~ 45℃温度范围内的频率稳定度为1.2×10-6,完全满足测速系统对毫米波发射源的高稳定、高精确度技术要求。     

ADF4111在锁相式频率源中的应用

为了得到射频接收机中稳定的频率源,设计了一种以ADF4111为核心的锁相式频率源,采用单片机进行控制。介绍了锁相环芯片ADF4111的基本结构、工作原理及其编程控制过程,同时介绍了环路滤波器和压控振荡器的设计。测试表明该频率源的工作频率为754 MHz～764MHz,频率步进为100kHz,相位噪声优于-90dBc/Hz@10kHz、-110 dBc/Hz@100kHz,输出功率为6dBm。     

多路低相差输出捷变频率源的设计与实现

提出了一种多路低相差输出捷变频率源的设计方案,给出了系统原理框图、软件设计思路及控制流程,实际测试结果表明,十路锁相直接数字频率合成(DDS)模块输出信号间的相差小于±3°,输出跳频时间为17.2μs,相位噪声≤-109dBc/Hz@1kHz。该方案具有控制灵活,相位噪声低,跳频时间短,多路输出信号相差小的优点,同时有很强的实用性和可扩展性。目前该方案己在工程中得到验证,实际使用效果良好。     

大动态范围锁相频率源的设计思路

本文立题来自于2003年全国大学生电子设计竞赛,题目要求设计一个具有大动态范围(10～35MHz)的自动步进式正弦波产生器,按本文设计方案制作的作品获得第六届全国大学生电子设计竞赛国家级二等奖。     

低相位噪声微波锁相频率源设计

介绍了一种用单片机控制的微波锁相频率源的设计思想、设计方法以及实验测试结果。在对锁相技术（PLL）研究的基础上，从理论上提出了锁相源对参考晶振的指标要求，分析了单片机对输出信号频谱纯度的影响，总结设计中需要注意的几个问题，并提出相应的解决方案，使锁相频率源的性能指标达到最佳状态。     

某型多调制方式低相噪毫米波频率源设计

介绍了一种低相噪、多调制方式毫米波频率源方案,采用直接数字频率合成(DDS)+锁相环(PLL)技术,通过引入FPGA解决了同时产生多调制编码单元的难题。详细分析了数字调制编码单元,给出了软件控制流程、m序列Modelsim仿真结果以及环路滤波器设计参数。实测结果表明,调制信号中心频率30 GHz,输出功率大于4 dBm,相位噪声优于-100 dBc/Hz@100 kHz。     

基于DDS技术L波段小步进低相噪频率源设计与实现

将DDS技术应用于超短波射频通信频率源中,比较了几种常见的小步进频率源的设计方案,设计实现了一种"锁相环-直接数字频率合成器-锁相环"(PLL+DDS+PLL)结构的高性能频率源。与传统的频率源设计相比,新的设计更能够满足工程应用过程中小步进、低相噪、高集成度的需求;设计频率源输出频率范围为1 766.5~1 771.5 MHz,步进0.000 5 Hz,相位噪声在距输出频率10 k Hz处小于–95 d Bc,杂散抑制度优于70 d Bc。     

基于DP标准的扩频时钟发生器系统参数研究

针对DP（Display Port）接口标准，结合锁相环电路系统参数对稳定时间和噪声等方面的影响，研究系统参数值的选取，给出一组性能较优的参数值，采用该组参数可为电荷泵和压控振荡器提供稳定的电流和电压。使用PLLsim软件对环路进行仿真实验。效果较好。     

基于DP标准的扩频时钟发生器系统参数研究

针对DP(DisplayPort) 口标准,结合锁相环电路系统参数对稳定时间和噪声等方面的影响,研究系统参数值的选取,给出一组性能较优的参数值,采用该组参数可为电荷泵和压控振荡器提供稳定的电流和电压.使用PLLsim软件时环路进行仿真实验,效果较好.     

一种便携式无线收发信机的低噪声频率源设计

文中介绍了一种基于锁相环的低功耗、低成本、高性能、小体积,适用于无线收发信机的频率源的设计,重点分析了优化的环路带宽设计、环路滤波器、VCO(压控振荡器)的设计以及参考晶振的选取,提出了降低锁相环频率源噪声的方法,并根据此方法设计的频率源在实际应用中取得了良好的效果。     

基于NE564D锁相环频率合成器的设计

设计基于NE564D的锁相频率合成器,对系统的实现作了详细描述,最后对系统作了实验验证及分析。