基于SystemView的HDB3编解码仿真系统

分析了NRZ(Not Return Zero)码与HDB3(High Density Binary 3)码相互转换原理,提出了基于System View平台的HDB3编解码系统仿真方案,设计了实际仿真模型;仿真结果和分析表明,提出的仿真方案可行,且在适当增加功能模块后可用于对HDB3编解码系统性能的进一步研究。     

基于FPGA的HDB3编解码电路的实现

为了满足无线信道中传输码型无直流分量、较少低频分量,以及便于提取定时信息和具有检错能力等要求,选择了三阶高密度双极性码(HDB3).介绍了HDB3码的编解码原理,分析了HDB3码较其它码型所具有的优势,结合可编程逻辑器件集成度高,速度快,功耗低的特点,选用ALTERA公司的Cyclone系列FPGA芯片EP1C3T100进行HDB3编解码电路的实现.通过仿真,观察到电路各点的仿真输出波形与HDB3码的理论输出值一致.该方法可满足实际的通信系统传输要求,具有实际应用价值.     

利用FPGA实现HDB3编解码功能

HDB3（三阶高密度双极性）码具有无直流分量、低频成分少、连零个数不超过3个、便于提取时钟信号等特点。通过对HDB3编解码原理进行分析和研究,提出一种基于FPGA的HDB3编解码实现方法,给出VerilogHDL语言的实现方法和仿真波彤,完成硬件电路的设计和测试,采用该方法设计的HDB3编解码器已应用于相关实验设备中。     

利用FPGA实现HDB3编解码功能

HDB3(三阶高密度双极性)码具有无直流分量、低频成分少、连零个数不超过3个、便于提取时钟信号等特点.通过对HDB3编解码原理进行分析和研究,提出一种基于FPGA的HDB3编解码实现方法,给出Verilog HDL语言的实现方法和仿真波形,完成硬件电路的设计和测试,采用该方法设计的HDB3编解码器已应用于相关实验设备中.     

基于FPGA的HDB3编译码

主要分析NRZ(单极性不归零码)码与HDB3码(三阶高密度双极性码)之间的转换原理,并介绍了用FPGA(现场可编程门阵列)完成HDB3编译码器的设计思路。     

数字传输设备接口中的码型变换

介绍了数字信号传输设备接口中的一些标准，阐述了码型变换的原由，详细说明了HDB3码和CMI码的特点，原基带信息码转换为HDB3码、CMI码的方法，以及HDB3码、CMI码变换成不归零（NRZ）码型的原理。     

基于FPGA的HDB3码编译码器的设计

在实际的数字基带通信系统中,为使信息在基带信道中顺利传输,必须选择合适的基带信号,HDB3基带信号是常选信号之一.针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VHDL语言,在Quartus Ⅱ的环境中,实现HDB3数字基带信号的编码、译码器.本文主要分析NRZ(单极性不归零码)码与HDB3码(三阶高密度双极性码)之间的转换原理,并介绍用FPGA(现场可编程阵列)完成编译码器的设计思路.     

基于System View的HDB3编码器设计

作为CCITT推荐的码型之一,HDB3码消除了NRZ码的直流成分,具有时钟恢复和更好的抗干扰性能,更适合于长距离信道传输,具有较强的检错能力,方便提取位定时信息。文章在讨论HDB3编译码原理的基础上,基于System View设计了HDB3编码器。     

NRZ-HDB3码制转换器设计

HDB3码由于无直流分量且具有时钟恢复和较好的抗干扰能力 ,因此可以代替NRZ码在高速长距离情况下进行数据通信。文中提出了使用HDB3码进行高速长距离数据传输的设计思想 ,给出了用单片机AT89C51控制E1收发芯片DS2153Q来实现NRZ—HDB3码制转换的电路和方法 ,同时给出了码制转换器的硬件电路和控制软件的设计程序。     

基于CPLD的HDB3码编译码器设计

在基带传输系统中常需要进行NRZ码和HDB3码间的相互转换。基于CPLD设计了一种能实现该种转换的HDB3码编译码器。该编译码器能进行并行发送编码和接收译码，并带有误码检测和位同步提取的功能。     

基于EDA技术的HDB3编码器的设计与实现

HDB3码是数字基带通信系统中重要组成部分之一,因其具有无直流成份,检错能力强,具有时钟恢复性能等优点,成为ITU推荐使用的基带传输码型之一。首先介绍了HDB3编码的原理和方法,提出了一种基于EDA技术实现的HDB3编码器的方法,具有电路简单,成本低,开发周期短,执行速度高,升级方便等特点。     

VHDL语言在数字光端机专用芯片中的一个应用

VHDL作为IEEE的标准硬件描述语言,主要用于数字电子系统EDA。IEEE正讨论该语言用于模拟电子系统设计的标准。国内也已逐渐采用VHDL设计集成电路和大型电子系统。文中结合HDB3编译码电路设计,介绍VHDL语言的状态机设计风格与设计过程。     

一种使用VHDL语言实现HDB3编码的方法

HDB3码因具有无直流成分，低频成分少和连0的个数不超过三个等明显优点而成为数字基带通信中最常用的码型。同时，由于硬件描述语言VHDL可读性强，可移植性强，支持对大规模设计的分解和对己已有设计的再利用等强大功能。现在已经在通信电路设计上得到广泛应用，文中结合HDB3的编码规则，给出了一种使用VHDL语言实现HDB3编码的思路和方法。     

34Mb/s DQDB MAN中电接口电路的设计与测量

在34Mb／sDQDB（分布式排队双总线）城域网中，电接口采用HDB3码。对该接0电路进行了实际的设计，并对其中的时钟提取电路进行了理论分析和实验。通过测量表明，电路设计是可行的。     

基于CPLD/VHDL语言的红外遥控解码器设计

为了实现用CPLD器件解码红外遥控信号。在分析CX6122芯片红外遥控编码原理基础上,提出用VHDL语言有限状态机设计红外遥控解码电路。用延时电路和状态机S1、S2、S3检测红外接收器输出的电平信号来识别遥控引导码,用S4、S5判断遥控脉冲位置调制方式（PPM）编码的0.56ms脉宽的开始和结束,在S6下延时0.84ms,再经S7判断输入电平的状态解出二进制码,然后状态机进入数据移位和输出状态。该电路在EPM3128ATC100器件验证通过,解码准确,稳定性好。     

介绍一种抖动抑制电路

本文介绍了一种抖动抑制电路，可以对１￣３次群ＨＤＢ３／ＡＭＩ码进行抖动抑制，并给出了实验结果。     

基于CD22103的AMI/HDB3编译码电路分析与实现

在讨论了基带传输系统中码型选择的基础上分析了AMI码和HDB3码的编译码原理,给出了基于CD22103的AMI/HDB3编译码电路实现方法。实践表明,该方法既可满足教学实验的现象观察,也可满足实际的通信系统传输要求,具有实际应用价值。     

变参数RS译码器IP核的实现

设计出一种码长可以变化的RS码译码器IP核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码。译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码。该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模。硬件电路采用V erilogHDL进行描述,并在FPGA上进行了验证,同时给出了硬件电路在逻辑分析仪上得到的结果。