半导体器件与工艺综合

利用器件与工艺综合的思想,开发出自顶向下的新的器件和工艺设计方法,实现了该设计方法的MOSPAD软件,并利用MOSPAD系统做出了一定的综合结果. 做出了关于器件与工艺综合的两个实例,即对FIB器件的器件综合和对阱形成工艺模块进行的工艺综合,并证明了自顶向下的器件与工艺综合思想的可行性.     

半导体器件与工艺综合

利用器件与工艺综合的思想,开发出自顶向下的新的器件和工艺设计方法,实现了该设计方法的MOSPAD软件,并利用MOSPAD系统做出了一定的综合结果. 做出了关于器件与工艺综合的两个实例,即对FIB器件的器件综合和对阱形成工艺模块进行的工艺综合,并证明了自顶向下的器件与工艺综合思想的可行性.     

工艺综合及其在MOSFET和双极器件中的应用

工艺综合是一种自顶向下的工艺、器件设计方法。文章通过应用于MoS器件和双极型器件的工艺与器件设计，介绍工艺综合并验证工艺综合思想；介绍了基于工艺综合开发的MO-SPAD软件系统。在工艺综合系统中，使用响应表面法可加速综合的速度。     

利用FPGA设计IPv4/IPv6协议转换网关的研究

提出了基于FPGA器件实现IPv4/IPv6地址协议转换网关的新方法.基于自顶向下的设计思想,采用原理图和VHDL语言相结合的设计方法,在单片FPGA器件上实现该系统.仿真和实验表明,该系统具有千兆线速转发、可扩展、低时延、系统片上集成等特点,在性能上比现有方案有大幅度提高.     

基于CPLD的数字系统设计

介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。     

基于FPGA的直接数字频率合成器设计

本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言（VHDL）的自顶向下的设计方法来完成仿真实验。     

自顶向下FPGA-ASIC设计技术研讨会在京举行

Mentor Graphics公司最近在北京举办的自顶向下FPGA-ASIC设计关键技术研讨会上,推出了一整套FPGA自顶向下设计工具,受到普遍欢迎。随着FPGA/CPLD器件的应用日益广泛,它们的技术和能力得到了迅速发展,基于原理图的FPGA设计方式难以完成复杂的数字电路设计,设     

用AlteraFLEX 10K可编程逻辑器件实现复用器的设计

以三路固定时分复用器的设计为例 ,介绍了Altera公司的FLEX10K嵌入式可编程逻辑器件的自顶向下设计方法 ,给出了FLEX10K嵌入式可编程器件在Mux+ plusⅡ环境下对多路时分复用器的仿真实现     

出租车计价器的设计

运用数字电子技术、电子系统设计和电气测量等相关理论知识,选用中小规模集成器件设计电路,采用自顶向下的逻辑设计方法分模块实现了一种出租车计价器的设计。     

工艺综合与响应表面法的应用

工艺综合是一种自顶向下的工艺、器件设计方法.MOSPAD软件系统是基于工艺综合的思想开发的工艺与器件辅助设计工具.本文通过使用MOSPAD系统,对工艺改进中的实际问题采用工艺综合的方法,确定正确的工艺条件.在工艺综合系统中使用响应表面法加快其综合的速度,并利用响应表面模型以分析工艺窗口造成的灵敏度问题.     

基于CPLD的简易数字频率计的设计

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改。首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计。此频率计的设计采用基于VHDL的＂Top-Down＂（自上而下）的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计。所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下载到目标器件上运行,能够满足实际测量频率的要求。     

VHDL语言的可综合性

采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。     

某型导引头小型化频率综合器的研制

频率源是现代通讯系统必不可少的关键电路,是决定电子系统性能的关键设备。雷达、电子对抗、通讯等技术的迅猛发展,对频率源提出了越来越高的要求。文中论述了一种小型化雷达导引头用频率综合器的设计和实现。在方案论证中对各项指标做了细致的分析,保证了方案的可行性。实际测试证明该系统有着很好的性能表现。     

基于锁相环（PLL）L波段的频率合成技术

频率合成器是电子设备的核心部件,其性能的优劣影响电子设备的整体性能。本文研究了一种基于锁相环（PLL）L波段的锁相频率技术。其设计方案使用MC145152来实现锁相环路,外加环路滤波器LPF和压控振荡器VCO等器件来实现,具有较强的研究设计价值。     

A Low Computational-Cost Electronic Payment Scheme for Mobile Commerce with Large-Scale Mobile Users

The electronic transactions on wireless mobile networks, which are also called mobile commerce, become more and more popular in recent years. In mobile commerce, the electronic payment is the most important component and thus many electronic payment schemes for mobile commerce are proposed. However, these schemes need to maintain a large authentication table for a large amount of mobile users. In addition, these schemes have heavy computation loads so they are not suitable for low computational-ability mobile devices. To overcome the above drawbacks, we propose a low computation-cost electronic payment scheme for mobile commerce in this paper. The proposed scheme can be applied to large-scale mobile user environments without maintaining a large authentication table. Moreover, the proposed scheme has low computation loads for mobile users because the elliptic curve cryptography is adopted in the proposed scheme. Therefore, the proposed scheme is more efficient and practical than the related works.     

A visualization-based approach for bump-pad/IO-ball placement and routing in flip-chip/BGA technology

The routing problem in area array integrated circuit (IC) packaging has become an extremely complex problem in the realm of high I/O count IC packages. With the advent of flip-chip and ball grid array (BGA) technology to meet the current demands of smaller size and high wiring densities, the routing problem lies in the core of electronic design automation process. In this paper, we describe an intuitive computer visualization-based approach for placement and routing of bonding pads that would result in low manufacturing costs and smaller component size compared to conventional approaches. This novel approach is an extension of "balls shifted as needed" method for I/O ball placement in BGA package enabling single-layer board-level routing for any I/O count. The I/O ball/pad layout and routing designs along with results are presented for two routing layers with the inclusion of vias in the design. This routing scheme is shown to be easily extensible to accommodate more practical multilayer routing and can be incorporated in current electronic design automation (EDA) computer-aided design (CAD) tools to offer an integrated routing solution for area array chip-package-board codesign. The results show that different trace routing patterns lead to different area requirements for same number of I/Os. This has led to the formulation of new design paradigms which are presented in the paper for smaller component size.     

Cryptography, trusted third parties and escrow

The promise of tomorrow's electronic business environment will not be fully realised unless government, business and consumers have a high level of confidence in the security of that environment. The use of cryptography can provide this confidence and facilitate the establishment of a global electronic market-place. Cryptographic techniques offer a range of services including confidentiality, authenticity, integrity and anonymity. We examine some of these techniques and explain why a trusted third party infrastructure is seen as a crucial component in the successful introduction of an electronic business arena. The widespread use of cryptography, however, also presents possible new opportunities for criminal activity. To mitigate against this many governments have proposed the provision of escrowed cryptographic services — we review a particular scheme favoured by the UK government.     

基于VK05CFL的CFL电子镇流器设计

基于电子驱动器VK05CFL的CFL电子镇流器可以实现预热、灯寿终保护、灯存在检测和自动重启等功能。文中介绍了VK05CFL的引脚功能和内部结构，给出了用VK05CFL芯片设计高性能电子镇流器的几种实现方案。     

自顶向下设计方法在工装设计中的应用

详细介绍自项向下设计方法的同时,以某航管雷达天线骨架焊接工装的设计为例,逐步说明该方法的具体应用.     

C波段小型化功率收发组件设计

介绍了一种C波段小型化功率收发组件的设计方案。方案从功能组成、电路设计、结构布局等方面进行了分析,并通过微波设计软件进行电性能优化,最后处理组件的测试结果。该组件具有大功率、小型化、效率高等特点。