RS码的Step-by-step译码及软件实现

RS码以其强大的纠正随机错误和突发错误的能力，被广泛地应用于各种数字通信系统中。其译码算法是实现RS码的核心，Step-by-step算法与传统的译码算法相比，不用计算错误位置多项式，可以大大地节省译码时间。文章在分析RS码的基本原理及Step-by-step译码算法的基础上，介绍了一种用软件来实现Step-by-step译码算法的方案，并且给出了流程图。     

RS码的译码算法及软件实现

RS码作为线性分组码中纠错能力和编码效率最高的码字,在无线通信中有着广泛的应用.为了实现RS码的软件译码,采用了由原理入手,给出译码步骤的方法,对Rs码译码原理进行了较为详细的描述,同时给出该算法软件实现的流程图.     

CDMA2000中的Turbo码的改进

本文提出了第3代移动通信系统CDMA2000标准中采用的Turbo码编码和译码的改进算法。通过Matlab仿真对卷积码和改进后的Turbo码在CDMA2000前向信道中的性能比较分析,证明改进后的Turbo码性能优异并能够通过减少迭代次数从而减轻译码复杂度。     

基于纠删码的海洋无线传感器网络丢包恢复方法

针对无线传感器网络在恶劣海洋环境下存在的严重丢包问题,设计并实现了一种低复杂度的基于里德-所罗门(RS)码的丢包恢复方法。具体而言,发送节点对信息数据包进行分析,进一步利用RS码编码生成并插入少量的冗余数据包,可以保证数据包的顺序发送,同时利用较少的资源编码生成了冗余校验数据包。接收节点基于接收的信息数据包与校验数据包,通过RS码对丢失的数据包进行纠删恢复。在陆地和海洋两种复杂信道中测试提出的方法,以丢包率(packet loss rate, PLR)作为RS码丢包恢复方法性能的度量指标。测试结果表明,采用低复杂度的RS码丢包恢复方法能降低信道衰落影响的丢包率,保证了数据在严重丢包情况下的完整性,提高系统的可靠性。     

LDPC码offset BP-Based译码算法研究与硬件实现

低密度奇偶校验（Low-Density Parity-Check LDPC）码是一种接近Shannon极限的信道编码,在低信噪比的环境下仍能获得优异的误码率性能,目前应经成为编码界的热点研究课题之一。本文在探讨了LDPC码的经典BP（Belief Propagation）译码算法的基础上,通过分析比较,选取一种复杂度较低,性能较好的offset BP—Based译码算法在FPGA上进行实现,验证了LDPC码的优异性能,对于译码算法的硬件实现具有指导意义。     

基于TMS320C55X的级联码在电力线载波通信中的应用

如何克服电力线信道的严重干扰一直是困扰电力载波机设计者的难题。文章提出了一种电力载波机的设计方案，其中不仅采用正交频分复用技术来克服多径效应和频率选择性衰减，而且引入级联码来消除随机误码和突发干扰。文中对由RS码 交织 卷积码构成的级联码在电力线载波通信中的应用进行了重点研究，详细讨论了如何在TMS320C55X数字信号处理器上实现该级联码。仿真实验表明，该级联码能够在有相当多误码的情况下实现正确译码。     

探空莫尔斯码自动识别

介绍一种莫尔斯码自动识别系统的原理与实现。它由译码单片机和PC机组成,适用于气象探空及其他莫尔斯码通信设备。为了解决空间干扰及探空仪转速变化导致的码形长度变化和译码的模糊性问题,本文提出对探空仪发信周期测量值进行指数式加权平均,并采用一种专用的LMS自适应滤波器确定点码和划码的辨别阈值。为了降低误码率,文中还论及码形处理的几种方法,包括码形矫正、译码定时窗口及丢码填补。探空实验的结果说明这些方法行之有效。通过适当改动,这些方法同样可以应用于其他莫尔斯码系统。     

一种多元LDPC-CPM优化方法及性能仿真分析

为了解决二元低密度奇偶校验(LDPC)码与高阶连续相位调制(CPM)级联的系统在卫星通信、深空通信方面传输性能不足的问题，提出了一种多元LDPC-CPM优化方法。首先采用多元LDPC码与高阶CPM串行级联形成多元LDPC-CPM系统获取更好的传输误码性能。其次考虑到多元LDPC码的传统译码算法复杂度过高，难以硬件实现的问题，设计了一种改进型的Mixed-Log-FFT-BP算法，通过去除加法与查表运算中对数似然比的求解，降低译码复杂度。最后针对多元LDPC-CPM系统涉及参数过多问题，提出一种性能逐步收敛的参数优化方法。仿真结果表明，与优化前的系统相比，优化后的系统在中高信噪比下，误码性能有1～1.2 dB的提升，且系统复杂度较低。     

分组乘积Turbo码动态迭代译码算法分析与优化

分组乘积Turbo码 (简称TPC码)是一类将分组码进行串行级联,并采用分组交织器构成的级联码,是一种构造十分简单的纠错码,它是香农信息理论提出后第一个在非零码率时可以实现无误码传输的纠错编码.采用迭代译码方法,可发挥该码的良好性能,并特别适合于高速硬件译码.良好的纠错性能使得TPC码正在被广泛的应用.本文首先对TPC码的编码结构和译码算法进行介绍,其后对TPC码的动态迭代译码进行分析与仿真,最后对其算法提出了优化方法.     

Turbo码译码器的DSP实现

Turbo码以其优越的性能在通信系统中越来越受到人们的重视.由于Turbo码译码算法的复杂性,译码器通常需占用大量的存储空间和较长的运算时间,难以满足实际系统的要求.本文在深入研究Max-Log-MAP译码算法的基础上,对该算法进行了合理优化,提出了一种基于DSP的高效的软件实现方法.基于此方法实现的Turbo码译码器具有较低的误码率和较小的译码时延,在语音通信和数据通信中具有广泛的应用前景.     

Turbo码的并行算法研究

不同于传统的Turbo码,该文基于扩展咬尾递归系统卷积码(extended tail Biting recursive systematic,ETB-RSC)的思想,提出了一种并行的扩展咬尾Turbo码(parallel extended tail biting turbo code,PE-TBTC),它通过将接收序列分为若干子序列并行译码来显著提高译码速率。理论分析和仿真结果表明,PE-TBTC译码结构在不降低系统性能的前提下,以牺牲一定的硬件资源为代价,可以成倍地缩短译码所需时间。     

基于概率计算的TPC译码算法研究与FPGA设计

目前TPC码(Turbo乘积码)常用的译码算法为Pyndiah-Chase-II算法,但Pyndiah-Chase-II算法在搜索最不可靠输入比特位置和最短欧式距离码字的过程中,涉及大量的排序运算、复杂的分支结构和存储调度使其非常不利于集成电路硬件实现。针对上述问题,提出一种基于概率计算的TPC译码算法,该算法包括信息输入层、随机比特流生成层、BCH硬判决层、BCH&CRC校验层、输出层,其TPC码的子码采用BCH码,通过MATLAB软件进行译码算法的程序设计并完成译码性能和译码延时的仿真。仿真结果表明：该译码算法能够达到和传统的Pyndiah-Chase-II算法相同的译码性能,平均只需要两次迭代即可实现正确译码,能有效的降低译码的延时。最后完成基于FPGA的硬件设计,BCH硬判决层采用查找表方式实现,其他层的逻辑结构简单,均为门级操作,所以能够大幅度减小硬件开销和降低功耗,易于用集成电路实现。     

A forward‐only recursion algorithm for MAP decoding of linear block codes

The evolution of digital mobile communications along with the increase of integrated circuit complexity has resulted in frequent use of error control coding to protect information against transmission errors. Soft decision decoding offers better error performance compared to hard decision decoding but on the expense of decoding complexity. The maximum a posteriori (MAP) decoder is a decoding algorithm which processes soft information and aims at minimizing bit error probability. In this paper, a matrix approach is presented which analytically describes MAP decoding of linear block codes in an original domain and a corresponding spectral domain. The trellis‐based decoding approach belongs to the class of forward‐only recursion algorithms. It is applicable to high rate block codes with a moderate number of parity bits and allows a simple implementation in the spectral domain in terms of storage requirements and computational complexity. Especially, the required storage space can be significantly reduced compared to conventional BCJR‐based decoding algorithms. Copyright © 2002 John Wiley & Sons, Ltd.     

On Reed–Solomon Coding for Data Communications Over Power-Line Channels

The problem of data communications through impulsive power-line channels using Reed–Solomon (RS) codes combined with $M$-ary modulation is treated. It is shown that under the influence of impulsive interference, the seemingly robust algebraic RS decoder can suffer drastic performance degradation even with the aid of an interleaver. We attempt to elucidate the mechanism that leads to the breakdown of such coding schemes. It is found that in impulse channels, excessive random and burst errors can occur prior to RS decoding mainly due to the deficiency of the Gaussian-based demodulator. An impulse mitigation strategy derived from the myriad filtering framework is incorporated into the demodulator for efficient baseband filtering and RS decoding. Even without an interleaver, the proposed solution leads to substantial performance improvements over the conventional interleaved scheme in impulsive channels. Consequently, the delay caused by interleaving can be avoided, which has significant benefits for future broadband power-line communication systems supporting interactive applications.      

复数旋转码的编码与译码算法

复数旋转码是一种具有良好的模块化结构、编译码简单、可纠多位错的线性分组码,易于掌握使用。讨论了复数平面上的一个重要性质——单位圆上的均匀遍历性。介绍了一种复数旋转码的编码、译码算法。     

基于MAX-Log-MAP算法和DSP芯片的Turbo译码器

Turbo码又称为并行级联卷积码,其重要的特性就是实现了伪随机编码的思想,但要实现译码低误码率却要以降低整个编译码系统的效率和增加延时为代价。因此,本文通过分析Turbo码迭代译码原理和MAX-Log-MAP算法,根据性能要求和可行性考虑,以DSP芯片ADSP-TS101和MAX-Log-MAP译码算法来实现Turbo译码器的设计,实验结果表明,该系统误码率较低、延时性能符合要求,工作稳定。     

Multi‐scroll chaotic attractors from a generalized time‐delay sampled‐data system

In this paper, the first generalization for time‐delay sampled‐data chaotic system in order to generate multi‐scroll attractor is introduced with its circuit implementation. An efficient delay‐line with binary priority encoding, parallel shifting, and binary decoding is also suggested and implemented to overcome the delay line realization drawback in such systems. The proposed system enhances the complexity of chaotic behavior by means of multi‐scroll feature and exemplifies the simplification of chaotic systems for better realizations. Copyright © 2015 John Wiley & Sons, Ltd.