周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

数字视听新纪元（续二）

HOST、接口Host接口允许解码器能和最通用的微控器相接,8bit的总线接口方式最大限度地减少了接口管脚数,并且通过它可存取系统的DRAM/ROM和CVDX片内的寄存器。CD接口这个接口专门设计成接收CD DSP的串行压缩数据。CVDX解码器支持众多的通用CD DSP。DRAM/ROM接口这个接口连接解码器和存贮器,它能直接与4个256×1660ns的EDO DRAMS连接。微代码独立存贮于64K×14(最大可达24M字节)的ROM中。     

一种数字话音通信系统的设计与实现

基于CD22103芯片和MSM7512B芯片,介绍了一种数字话音通信系统的设计方法,实现了话音信号的基带传输和载波传输。首先介绍了应用APR9600芯片获得模拟信号,之后利用MC34115芯片实现模拟信号的增量调制,然后是基于CD22103芯片的HDB3编译码的设计,完成数字信号的基带传输,同时基于MSM7512B芯片实现数字信号的载波传输,最后在数字示波器上显示了实验波形,验证了设计的有效性和可行性。     

TMS320C5402在线擦写FLASH实现自举加载

介绍了用TMS320C5402在线擦写FLASH芯片的方法。硬件电路选用DRAM芯片IS61LV25616AL(256 k×16 b)作为片外程序存储器,以提高程序运行速度,用FLASH芯片AT29LV1024(64 k×16 b)作为片外数据存储器实现Bootload,使TMS320C5402芯片能独立运行;软件设计用DSP汇编语言来编写、擦写程序,并给出了参考程序。     

超LSI的研究动向和工艺技术

随着作为超大规模集成电路的处女电路——64k位DRAM生产规模的扩大,超LSI已进入全盛时期,目前正在谋求缩小芯片面积,高速化,提高成品率等方面,随后又相继开始了256k位的生产,并开始研制大型计算机。一方面,今年(1983     

PC-1500计算机在智能化仪表中的11位接口设计

本文介绍了PC-1500计算机与MC14433A/D转换芯片及ADC0840A/D转换芯片作为11位A/D转换使用时的接口电路的设计,及其较详细的编程方法。实践证明,该接口电路是一个价格/性能比优良的实用电路。     

MC33993在键盘控制与LED显示电路中的应用

介绍了一种利用可编程多路开关检测接口芯片MC33993与AT89S52单片微处理器实现多键盘和多位数显示的接口电路设计方法。该电路一改传统并行接口设计中占用I／O资源较多，和键盘控制及数据显示编程烦琐之缺点。由于该键盘显示系统设计是基于可编程多路开关接口芯片MC33993的SPI通信口与单片微处理器AT89S52间的串行通信来实现的，因此在I／O资源紧缺的单片机应用系统中极具参考价值。     

μPD41256 256k DRAM

一九八○年以来,各公司在国际固体电路会议上发表了256k动态随机存储器(DRAM)样品。大量生产256k是否有可能,首先要推断出它的芯片尺寸。如果采用300密尔的双列直插式封装,长边就为9mm、短边就在5mm以下,最大芯片面积只能是45mm~2左右。另外,还受芯片成本的限制。每块大圆片上的芯片数与芯片面积成反比。决定芯片好坏的缺陷在每块单位面积的缺陷密度相同的情况下则与芯片面积成正比。因     

日本冲电气工业公司研制的MSM41256型、MSM41257型256kDRAM

MOS动态存贮器从1971年的1k位DRAM问世以来,一方面连续保持3年增长4倍的规律,另一方面经常不断促进着当时最高水平的批量生产技术,迎来了今天的256k时代。由此,从大型计算机到专用计算机都广泛使用动态存贮器,它们不外乎要求     

具有总线控制的视频信号处理器

MC44011是一种具有总线控制的、多制式的、高集成度的视频信号处理芯片,它能完成现代彩电中大部功能,如各种视频信号处理,时基和显示等。该芯片主要特点是片内功能强并且有总线控制,从而能节省很多外围电路和元件,大大简化系统外围电路的设计。多制式工作状态是MC44011特点之一,从而扩大芯片的应用领域。     

采用双层A1工艺的90ns 256k×1位DRAM

在象256k DRAM这样的较高密度的RAM中,由较大的管芯尺寸引起的较低成品率需要应用一种或者能够减小管芯尺寸,或者能够提供冗余特性的技术。 采用双层A1结构已经得到了一种芯片面积很小的256kDRAM(34mm~2)。这种DRAM采用1.3μm最小设计规     

前言

从1970年开始,十几年来MOS DRAM的销售量按位计算平均每年增长2.2倍。存贮器的销售量不断增长,使用存贮器的机械和设备在迅速扩展,同时,一台机器或设备中所使用的存贮器的位数也在不断增加。大型计算机、小型和微型计算机以及各种专用计算机普遍装备了64k存贮器。现在,不仅一个系统中使用的存贮器的位数增加了,而且要求系统的体积越来越小,价格越来越低,功能越来越多。这就要求存贮器有更高的位数,更小的体积,并能可靠稳定地工作。半导体256k DRAM的出现便成为必然的了。     

在一块芯片上集成225万个元件的1兆位DRAM

日本的东芝公司于去年11月1日发表了新一代超大规模集成电路的文章,它采用1.2μm的微细加工技术及新的元件隔离技术(BOX),在一块芯片上集成了约220万个元件的1M位动态RAM。 存取时间70ns 此超LSI,在4.78×13.23平方毫米的硅芯片上集成的元件是目前已达到实用化的最先进的超LSI-256k位DRAM的4倍,并将这种器件封装在与256k位DRAM     

基于MC33993的键盘控制接口电路设计

主要介绍一种基于可编程多路开关检测接口芯片MC33993来实现AT89S52单片微处理器的键盘控制接口电路设计。该电路克服了传统的并行接口设计中占用I／O资源较多且键盘控制编程麻烦的缺点；尤其在多键盘微处理器应用系统中，应用MC33993检测键盘状态极具参考价值。     

用FPGA实现非标码速向标准码速的调整

本文主要讨论了如何利用FPGA可编程芯片实现计算机输出的异步非标码速(如9.6k、19.2k、57.6k、 115.2k、460.8k等)到其邻近的标准码速(如64k、128k、256k、512k)的调整,实现该数据与通用传输 系统的适配,以便能进行远程监控。     

用FPGA实现非标码速向标准码速的调整

本文主要讨论了如何利用FPGA可编程芯片实现计算机输出的异步非标码速(如9.6k、19.2k、57.6k、115.2k、460.8k等)到其邻近的标准码速(如64k、128k、256k、512k)的调整,实现该数据与通用传输系统的适配,以便能进行远程监控.     

摩托罗拉CAN通信物理接口芯片MC33388的原理及应用

MC33388是美国MOTOROLA公司推出的专用于汽车车身控制的CAN物理接口芯片。该芯片抗干扰能力强，工作温度范围宽，且具有一定的容错功能，十分适合于环境较复杂的汽车电子应用领域。文章主要介绍了MC33388的特点、内部结构及典型应用。     

三菱电机公司的M5M4256/M54257型256k DRAM

作为超大规模集成电路时代的中间产品-64k DRAM的生产自开始以来已历经四年,随着其生产技术的成熟,各供给元件的厂家及用户,正在开展引人注目的正式超LS1256k DRAM的研究工作。人们认为,256k产品将是4k(有22引线18引线)以来标准品所使用的16引线管壳所能容纳的最终DRAM产品,组装密度是目前64k产品的4倍。     

GO7007SB及其在MPEG-4视频压缩中的应用

GO7007SB是美国WIS公司的一款支持多格式的MPEG-4视频编码芯片.概述了视频压缩芯片GO7007SB的主要特点、内部结构、关键功能以及视频输入接口、主机并行接口、DRAM接口、USB接口、音频输入接口和GPIO接口等外部接口,阐述其外部接口电路设计,详细介绍了该芯片在USB2.0接口的音视频采集压缩处理系统中的应用.     

基于SPI总线的全双工数字语音通信

介绍了单片机P89LPC932的SPI总线原理,分析了PCM语音芯片MC14LC5480的功能需求,利用单片机的SPI总线实现和PCM语音芯片的全双工数字语音通信,将不具备标准SPI接口的语音芯片在外部时钟电路的控制下作为SPI主设备,而单片机作为SPI从设备,给出了硬件电路设计。该电路具有稳定、高效等特点。