基于8051内核SoC的模拟验证与仿真

基于8051核进行系统芯片(SoC）的设计能力得到了很大提高，但同时带来了该类芯片特别是采用数模混合设计时的验证和应用仿真问题。本文利用通用8051仿真器，并根据一款以805l为内核系统芯片的验证和仿真要求，提出一种进行SoC芯片模拟验证和仿真的方案；利用该方案，实现对基于805l内核数模混合SoC芯片的模拟验证和仿真。     

接口电路仿真的算法分析及实现

由于Simulink的模块库中,缺少各种可编程接口芯片模块,结合A/D(模/数)转换电路,介绍了Simulink和MATLAB编程相结合实现接口电路仿真的一种方法.确定电路的功能之后,分析其算法并采用MATLAB编程语言编程实现,选择Simulink模块库中的有关模块,对这些模块进行修改,删除芯片中多余的引脚,简化了各块芯片的复杂线路,重新封装,构建所需要的电路.     

复杂模拟电路定量仿真中的元件建模技术研究

基于电路定量仿真的虚拟测试和故障诊断,对于复杂电路系统可靠性的提高具有重要意义;传统上,模拟电路的定量仿真分析大多采用SPICE模型,这也是目前该领域的主流分析模型;然而由于元件SPICE模型的复杂性,导致PSPICE等电路仿真器的优势难以在大型复杂电路系统的虚拟测试和故障诊断中得到充分发挥。为此,从降低元件模型复杂度,简化电路计算,提高仿真速度和避免收敛问题的角度出发,基于自主研制的DrGraph电路仿真平台,提出非线性二端元件SPICE模型的分段线性化改进技术。仿真实验验证了该技术在大规模复杂模拟电路仿真中具有很强的工程应用价值。     

数模混合仿真在以太网芯片设计中的应用

数模混合仿真在超大规模集成电路验证中具有十分重要的作用。本文介绍了数模混合仿真的实现原理和仿真方法。在集成以太网控制芯片设计中,采用这种混合仿真方法,进行了整体功能验证,该方法具有仿真速度快,灵活易用,与平台无关等优点。     

面向板级电路仿真的建模方法研究与应用

在电路板初步设计、计算机辅助教学等应用场合,需要对板级电路进行仿真。虽然在电路仿真领域已有PSpice,Multisim等建模仿真工具,但目前主要研究工作集中在对单个器件的建模与仿真上。针对板级电路仿真,提出了一种基于宏模型的板级电路建模与仿真方法。通过分析电路板的电路逻辑结构,按照功能集中原则将其划分为多个相对独立的子电路模块;再根据每个子电路模块的功能建立宏模型,进而通过电路逻辑关系连接子电路模块得到板级电路的宏模型。以永磁同步电动机控制板为例,采用上述方法建立了板级电路仿真宏模型,仿真结果表明,上述建模方法正确、有效。     

模拟电路的计算机仿真软件开发

计算机仿真已普遍应用于模拟电路教学,但缺少教学专用的模拟电路仿真软件;文中基于VB平台,开发独立于专业EDA软件,无需借助第三方工具的模拟电路仿真软件;新仿真软件通过自动仿真和代码仿真结合方式,实现模拟电路仿真;对典型电路仿真表明,仿真软件可以完成模拟电路的直流工作点仿真,且有易用,交互性强特点。     

基于VPI技术的全芯片混合仿真

仿真技术在IC设计的各个流程中都具有重要意义.基于纯软件描述语言(如C/C++)的仿真方法具有抽象层次灵活、仿真速度快等优点,但周期精确的模型库一般较难获取,而基于纯硬件描述语言如(Verilog HDL)的硬件前端仿真方法则具有周期精确、IP库充沛等优点,但其仿真速度一般较慢.因此,本文提出一种基于VPI技术的全芯片混合仿真方法,将软件模型与硬件模型灵活组合,通过桥接的方式实现软硬件混合仿真.该全芯片混合仿真平台既保证了系统周期精确的特性又维持了整个仿真系统的功能完整性,同时还大幅提升了仿真速度.最后在一款实际的工业级DSP设计中验证了该方法的有效性.     

基于IEEE 1149.4标准的混合电路测试系统设计

随着电子技术的迅速发展,电路系统的复杂度急剧增加,目前约有60%的芯片同时包含了数字和模拟两种信号,电路测试也因此面临着更大的挑战。为解决数模混合信号系统的测试难题,在IEEE 1149.4标准的基础上,设计了一个数模混合电路测试系统方案,系统能够实现混合电路的互连测试与参数测试,通过74BCT8373与STA400芯片对系统的测试功能进行了验证。实验结果表明,该系统测试简单,测量准确。该测试系统的研究设计为下一步进行混合电子系统机内测试设计奠定了基础。     

分数阶混沌系统的电路仿真与实现

为了研究分数阶混沌系统的特性及其应用,根据分数阶微积分算子的定义,研究了分数阶混沌系统的电路仿真与设计方法.方法通过设计分数阶积分算子的等效电路模块,构建分数阶混沌系统的电路系统,实现了分数阶混沌系统的仿真与特性分析.电路仿真可直观地观察系统变量的演化规律,并利用仿真输出结果分析分数阶混沌系统的动力学特性.在EWB仿真平台上对分数阶非耗散Lorenz混沌系统的仿真及其电路实现研究表明了分数阶混沌系统电路仿真方法的有效性和电路实现的可行性.     

一种工业控制数据采集系统硬件平台设计

随着微电子技术和计算机技术的发展,微处理器芯片的功能越来越强大,嵌入式技术也越来越受到人们的关注;但是在嵌入式系统设计过程中,基于工业级ARM芯片AT91RM9200芯片的通用数据采集系统硬件平台设计是一个难点,设计了基于AT91RM9200的通用数据采集平台,分析了系统总体架构及其子电路模块、外围电路,实现了模拟量输入、开关量输入/输出、RS232/485接口、USB接口、以太网接口,同时通过外扩显示芯片,实现了TFT LCD的显示;最后通过多相流差压信号采集试验进一步证明了设计系统的有用性和实用性,可应用在工业控制测量领域。     

基于LabVIEW和Multisim的虚拟电子实验系统

利用LabVIEW构建虚拟电子实验系统,包括模拟电路与数字电路基础性和综合性实验项目,主要采用LabVIEW与Multisim联合仿真的方法来实现模拟电路实验仿真过程,充分发挥LabVIEW数字控制与Multisim模拟仿真的优势．同时,利用LabVIEW设计数字电路实验,实现了虚拟仪器开发平台的开放性、可扩展性和资源共享性．实例说明模拟电路实验和数字电路实验各模块的设计过程,证明其有效性．基于LabVIEW和Multisim的虚拟电子实验系统不仅有效的缓解实验设备条件的紧缺,大大节省了实验室的投入,还为深化教学改革提供了新思路．     

Neuron-synapse IC chip-set for large-scale chaotic neural networks.

We propose a neuron-synapse integrated circuit (IC) chip-set for large-scale chaotic neural networks. We use switched-capacitor (SC) circuit techniques to implement a three-internal-state transiently-chaotic neural network model. The SC chaotic neuron chip faithfully reproduces complex chaotic dynamics in real numbers through continuous state variables of the analog circuitry. We can digitally control most of the model parameters by means of programmable capacitive arrays embedded in the SC chaotic neuron chip. Since the output of the neuron is transfered into a digital pulse according to the all-or-nothing property of an axon, we design a synapse chip with digital circuits. We propose a memory-based synapse circuit architecture to achieve a rapid calculation of a vast number of weighted summations. Both of the SC neuron and the digital synapse circuits have been fabricated as IC forms. We have tested these IC chips extensively, and confirmed the functions and performance of the chip-set. The proposed neuron-synapse IC chip-set makes it possible to construct a scalable and reconfigurable large-scale chaotic neural network with 10000 neurons and 10000/sup 2/ synaptic connections.     

Analog and digital FPGA implementation of BRIN for optimization problems.

The binary relation inference network (BRIN) shows promise in obtaining the global optimal solution for optimization problem, which is time independent of the problem size. However, the realization of this method is dependent on the implementation platforms. We studied analog and digital FPGA implementation platforms. Analog implementation of BRIN for two different directed graph problems is studied. As transitive closure problems can transform to a special case of shortest path problems or a special case of maximum spanning tree problems, two different forms of BRIN are discussed. Their circuits using common analog integrated circuits are investigated. The BRIN solution for critical path problems is expressed and is implemented using the separated building block circuit and the combined building block circuit. As these circuits are different, the response time of these networks will be different. The advancement of field programmable gate arrays (FPGAs) in recent years, allowing millions of gates on a single chip and accompanying with high-level design tools, has allowed the implementation of very complex networks. With this exemption on manual circuit construction and availability of efficient design platform, the BRIN architecture could be built in a much more efficient way. Problems on bandwidth are removed by taking all previous external connections to the inside of the chip. By transforming BRIN to FPGA (Xilinx XC4010XL and XCV800 Virtex), we implement a synchronous network with computations in a finite number of steps. Two case studies are presented, with correct results verified from simulation implementation. Resource consumption on FPGAs is studied showing that Virtex devices are more suitable for the expansion of network in future developments.     

Architecture and operating system support for two-dimensional runtime partial reconfiguration

Reconfigurable machines based on field programmable gate array (FPGA) chips adapt to applications’ needs through hardware reconfiguration. Partial reconfiguration allows the configuration of a portion of a chip while the rest of the chip is busy working on tasks. This paper considers a two-dimensional partially reconfigurable FPGA chip that allows the dynamic swap in and out of circuit modules. Such a chip supports the concurrent execution of multiple applications or an application that is otherwise too large to fit. A challenging issue for 2-D runtime partial reconfiguration is how to support the efficient connection, or routing, between circuit modules or between modules and I/O pins, when those modules may be placed on any area of a chip. Because commercial chips are not efficient in 2-D runtime routing, a new FPGA architecture is proposed based on an array of clusters of configurable logic blocks and a mesh of segmented buses. To evaluate the runtime performance of the architecture, an operating system is specified and implemented which takes care of the scheduling, placement, and routing of circuits on the architecture. Simulation is used to evaluate the efficiency of the OS kernel and to determine the optimal cluster size of the architecture.     

面向复杂工业过程的通用实验平台设计与开发

基于过程工业仿真培训支撑系统,设计并开发了面向复杂工业过程的通用型软件实验平台。实验平台包括仿真服务器、操作平台与组态工具,采用多进程的运行方式。在该平台上可以方便地进行复杂过程系统的建模、仿真、控制与操作优化研究。本文介绍实验平台的设计思想与主要实现技术,并给出部分关键代码与程序的主要运行界面。     

高频电子线路仿真实验分析

针对高频电子线路实验教学特点及存在的问题,设计出相应的仿真实验项目。当前主要使用面向框图的Simulink 仿真软件,以及有标准元件的模拟和数字电路库PSpice 仿真软件,开展通信系统的Matlab 仿真实验。本文主要探讨高频电子线路仿真实验,分析了通信系统Matlab 仿真实验、电路仿真实验的实现流程,并对电子技术中的仿真实验方式进行了讲解。     

具备HART主站功能的模拟量采集模块设计

设计基于CPU+FPGA架构的具备快速HART主站功能的多通道模拟量采集模块;采集模块的CPU与FPGA通过PCIe总线通信;FPGA通过隔离的SPI总线控制8路模拟量采集通道,并与两路协议转换芯片通信;单个协议转换芯片实现一路SPI与四路UART的转换,与四路HART MODEM通过UART接口通信;HART信号通道与模拟量采集通道一一对应,HART信号通过耦合模块与模拟量信号在滤波模块和保护电路之间叠加;模拟量输入信号,经过通道保护电路和滤波模块后到达模拟量转换模块,进行模数转换;通过使用FPGA和协议转换芯片,实现了8个模拟量采集通道的并行采集处理,实现了HART通道串行通信的并行工作;在CPU中运行两个独立线程,各自负责一片协议转换芯片下的四路HART通信,四路HART通信以循环发送和循环接收的方式工作;并行工作的方式提高了模拟量采集的速率,减少了HART通信的等待时间,提高了HART通信的效率;模块通道之间相互隔离,降低了通道间故障相互影响的概率,提高了模块的可靠性;模块支持4~20mA电流信号和±5V、±10V电压信号采集,采集精度0.1%,电流采样电阻250欧姆,通道间隔离电压可达1000VDC。     

计算机定时电路仿真的研究

由于Simulink的模块库中,缺少各种可编程接口芯片模块,进行定时电路的仿真主要是通过确定电路的功能之后选择Simulink中的有关模块,对这些模块进行修改,重新封装,构建所需要的电路.提出并介绍了利用Simulink对计算机定时电路进行仿真的过程,通过调用Simulink的模块库创建可编程芯片的仿真,删除芯片中多余的引脚,简化了各块芯片的复杂线路,突出了使用Simulink仿真的高效性和准确性.     

基于DSP的三维测姿系统硬件设计和算法实现

对于微小型无人直升机系统,本文介绍了基于DSP的三维测姿系统的硬件电路设计和四元数解算算法的实现及验证.该系统的硬件部分由角速率陀螺、滤波电路和DSP系统板等组成.角速率陀螺输出信号经过硬件滤波后由AD通道采集,经过数字滤波后,利用四元数算法解算出姿态数据.文中提出了硬件设计和实现及解算算法实现中需要注意的问题和相应的解决方案,测试结果表明该系统是有效的.