低压沟槽功率MOSFET导通电阻的最优化设计

研究了低压沟槽功率MOSFET(<100V)在不同耐压下导通电阻最优化设计的差别。给出了确定不同耐压MOSFET参数的方法,简要分析了沟槽MOSFET的导通电阻;利用Sentaurus软件对器件的电性能进行模拟仿真。理论和仿真结果均表明,耐压高的沟槽MOSFET的导通电阻比耐压低的沟槽MOSFET更接近理想导通电阻,并且,最优导通电阻和最优沟槽宽度随着耐压的提高而逐渐增大。     

硅材料功率半导体器件结终端技术的新发展

综述了硅材料功率半导体器件常用结终端技术的新发展.介绍了场板、场限环、结终端延伸、横向变掺杂、深槽、超结器件的终端等一系列终端技术发展中出现的新结构、新原理和新数据,并对其优缺点与适用范围进行了说明.     

垂直氮化镓沟槽栅极场效应管的优化设计

在传统的氮化镓沟槽栅极场效应管的基础上,通过引入AlGaN层,在异质结界面处形成二维电子气减小器件的导通电阻,并对漂移层的厚度和掺杂浓度进行讨论,使用TCAD软件对器件进行设计优化。最终优化后的漂移层厚度为6μm,掺杂浓度为5×10¹⁶ cm^-3。器件获得了较低的导通电阻R_on=0.47 mΩ·cm²,较高的击穿电压V_BR=2 880 V和品质因子FOM=17.6 GW·cm^-2。结果显示出了沟槽栅极垂直氮化镓场效应管在高压大电流应用场景下的优势。     

用于智能功率集成电路的PTG-LDMOST

提出一种用于智能功率集成电路的基于绝缘体上硅(SOI)的部分槽栅横向双扩散MOS晶体管(PTG-LDMOST)。PTG-LDMOST由传统的平面沟道变为垂直沟道,提高了器件击穿电压与导通电阻之间的折衷。垂直沟道将开态电流由器件的表面引向体内降低了导通电阻,而且关态的时候耗尽的JFET区参与耐压,提高单位漂移区长度击穿电压。仿真结果表明:对于相同的10微米漂移区长度,新结构的击穿电压从常规结构的111V增大到192V,增长率为73%。     

栅增强功率ACCUFET的模拟研究

为了进一步降低器件的导通电阻,提出了一种新型的ACCUFET结构——栅增强功率ACCUFET(GE-ACCUFET)。这种器件同时具有普通ACCUFET和GE-UMOS的优点,而且导通电阻比这两种器件都要低。设计了一个击穿电压约106 V,导通电阻为2.18×10-4Ω.cm2的栅增强型功率ACCUFET器件(GE-ACCUFET)。将这种新型器件与GE-UMOS、普通ACCUFET进行对比,并进一步研究器件的结构参数对器件性能的影响。通过ATLAS仿真软件的建模仿真得到的数据显示,新型器件的导通电阻与GE-UMOS、普通ACCUFET相比,均有大幅度的降低。仿真还得到了器件导通电阻和击穿电压与结构参数H,D,α的函数关系,这对器件的生产制造有一定的指导作用。     

RFMD推出最新氮化镓工艺技术

正高性能射频组件以及复合半导体技术设计和制造领域的全球领导者RFMicro Devices日前宣布,扩展其RFMD业界领先的氮化镓工艺技术,包括功率转换应用中专为高电压功率器件而优化的新技术。RFMD推出的最新氮化镓工艺技术一rGaN-HV~(TM)-可在功率转换应用(1至50KW)中大幅度降低系统成本和能量消耗。RFMD推出的rGaN-HV~(TM)技术可为器件实现高达900伏特的击穿电压,具有高峰值电流功能并可在氮化镓电     

具有纵向源极场板的绝缘体上硅器件新结构

采用软件仿真一系列横向双扩散金属氧化物半导体场效应管(Laterally double-diffused metal oxide semiconductor,LDMOS)结构,为缓解绝缘体上硅(Silicon on insulator,SOI)器件的击穿电压VB和漂移区的比导通电阻Ron.sp之间的矛盾关系,提出了一种具有纵向源极场板的双槽SOI新结构。该结构首先采用槽栅结构,以降低比导通电阻Ron.sp;其次,在漂移区内引入SiO_2介质槽,以提高击穿电压VB;最后,在SiO_2介质槽中引入纵向源极场板,进行了电场重塑。通过仿真实验,获得器件表面电场、纵向电场曲线及器件击穿时的电势线和导通时的电流线等。结果表明,新结构的VB较传统LDMOS器件提高了121%,Ron.sp降低了9%,器件优值FOM值达到15.2 MW·cm~(-2)。     

PSJ高压器件的优化设计

基于Semi-SJ(super junction)结构,提出了SJ的比例可以从0～1渐变的PSJ(partial super junction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottom assist layer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路.     

PSJ高压器件的优化设计

基于Semi-SJ(super junction)结构,提出了SJ的比例可以从0～1渐变的PSJ(partial super junction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottom assist layer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路.     

Cleaved Mirrors for Nitride Semiconductor Lasers

We demonstrate smooth cleaved gallium nitride facet mirrors on Si(111) substrates fabricated by a microcleaving technology. Cantilever features were defined by photolithography, followed by a vertical photo-enhanced electrochemical (PEC) etch until the substrate was exposed. Lateral undercuts underneath the cantilevers were created by a silicon isotropic wet etch, and the nitride cantilevers were isolated from the substrate completely. Mechanical forces were applied to break the cantilevers. The facets made by microcleaving showed improved roughness as confirmed by surface morphology characterization. The fabrication steps for microcleaved facets combined with laser processing on a full-wafer scale are proposed.     

Breakdown voltage and on-resistance considerations in the floating islands metal-oxide semiconductor field-effect transistor

This article presents an analytical study of a new power metal-oxide semiconductor field-effect transistor (MOSFET) structure, called ‘FLoating Islands MOSFET (FLIMOSFET)’, which presents a better trade-off between breakdown voltage and on-resistance compared with conventional VDMOSFETs. The improvement of this trade-off was obtained by inserting one (or several) floating island(s) in the lowly doped epitaxial layer. An analytical model was developed, based on the physical structure of the FLIMOSFET, in order to show the positive effect of the P-floating island on the ‘on-resistance/breakdown voltage’ compromise.     

对功率器件击穿电压的模拟优化

文章分析了微波功率器件的特点及其对器件击穿电压的影响,并在此基础上通过采用扩散保护环和耗尽区腐蚀两种方法来提高器件的击穿电压。文中对两种方法的相关参数进行了模拟优化,最终在浓度和厚度分别为9×1015cm-3和3μm的外延材料上制作出击穿电压为55V的C波段20W功率器件。     

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史.针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题.对不同器件结构的优缺点进行了比较分析.对一些新型衍生结构...     

浮栅结构SOI LDMOS 器件的模拟研究

研究了一种具有浮栅结构的SOI LDMOS(FGSOI LDMOS)器件模型,并分析了该结构的耐压机理,通过Silvaco TCAD软件对该结构进行仿真优化。通过仿真验证可知,该结构通过类场板的结终端技术可以调节器件的横向电场,从而得到比普通SOI LDMOS器件更高的耐压并且降低了器件的比导通电阻。仿真结果表明,该结构与普通SOI LDMOS器件结构在相同的尺寸条件下耐压提高了41%,比导通电阻降低了21.9%。     

Single Crystal Gallium Nitride Nanomembrane Photoconductor and Field Effect Transistor

Large‐area, free‐standing and single‐crystalline GaN nanomembranes are prepared by electrochemical etching from epitaxial layers. As‐prepared nanomembranes are highly resistive but can become electronically active upon optical excitation, with an excellent electron mobility. The interaction of excited carriers with surface states is investigated by intensity‐dependent photoconductivity gain and temperature‐dependent photocurrent decay. Normally off enhancement‐type GaN nanomembrane MOS transistors are demonstrated, suggesting that GaN could be used in flexible electronics for high power and high frequency applications.     

新型功率半导体器件发展之我见

新型功率半导体器件既具有广阔的市场需求,又与风电、光伏、有轨交通等新兴产业密不可分,具有节能、节材、环保等效益,对促进可持续发展有重要意义。宽禁带半导体是功率器件实现飞跃的突破口,将引领功率器件发展的新时代。