二维线性相位FIR数字滤波器的优化设计

该文提出了一种用神经网络算法来设计二维线性相位数字滤波器的新方法。通过分析二维FIR线性相位滤波器的幅频响应特性,建立了神经网络算法。根据给定的幅频响应指标,按该算法可获得滤波器系数。为保证该算法的稳定性,提出并证明了该算法的收敛定理。文中给出了圆对称和矩形对称二维低通线性相位FIR数字滤波器优化设计实例。计算机仿真结果表明由该方法设计的二维数字滤波器,通带和阻带范围波动小,所需计算量非常少,稳定性强,因而是一种优异的设计方法。     

基于神经网络的任意幅频响应二维FIR线性相位数字滤波器的优化设计

本文提出了一种用神经网络算法来设计任意幅频响应二维FIR线性相位数字滤波器的新方法,其主要思想是使频率响应平方误差函数最小化.根据给定的任意幅频响应指标,按该算法可直接获得滤波器系数.为保证该算法的稳定性,提出并证明了该算法的收敛定理.文中给出了滤波器优化设计实例,计算机仿真结果表明由该方法设计的任意幅频响应二维数字滤波器波动小,算法收敛速度快,稳定性强.     

线性相位二维跳耦型数字滤波器组设计及其在图像子带编码中的应用

本文提出了一种新的二维递归数字滤波器组－二维跳耦型数字滤波器组的设计与实现方法。这种数字滤波器组的特点为：因果型－可用于实时图像分解与重构；线性相位－可避免传统的二维ＩＩＲ滤波引起的图像的相位畸变，非线性条件下稳定－有限字长实现二维数字滤波器组时，不存在溢出或极限环振荡，实际的图像处理实验证明，本文提出的设计理论及实现方法是正确的，有效的，可行的。     

具有任意幅度频响的二维线性相位FIR数字滤波器的设计

本文提出了设计任意幅度频响的二维线性相位ＦＩＲ数字滤波器的解析最小二乘方法，通过最小化频域平方误差函数得到了滤波器系数的闭式解，运用导出的闭式式，可根据给定的任意幅度频响指标直接计算滤波器的系数，从而简化了滤波器设计程序，并大大降低了运算量。     

数字匹配滤波捕获方法研究与FPGA实现

频偏与判决门限对数字匹配滤波器的捕获性能影响巨大,因此研究实现抗频偏算法及自适应门限调整裳略对捕获有非常重要的意义。丈章设计实现了适合FPGA实现的基于数字匹配滤波器的时频二维搜索算法和自适应门限调整策略并且在FPGA上实现。     

二维零相位FIR数字滤波器设计的闭式最小二乘解

本文二维零相位ＦＩＲ数字滤波器的解析最小二乘设计技术。通过建立频域误差差函数的矩阵形式，并运用与设计问题有关的矩阵的一些性质，得到了滤波器系数的闭式解，使得由给定的频响指标可直接计算滤波器系数，而不必对矩阵进行数值示逆，也不需要基于迭代运算的优化过程。文中给出了滤波器实例，其结果证实了该设计方法的简便性与有效性。     

基于巴特沃斯逼近的二维IIR数字滤波器的设计

本文给出了一种基于巴特沃斯逼近的二维ＩＩＲ数字滤波器的设计方法，得到了由基本的全通节级联，并联实现的各种二维滤波器函数，包括，镜象对称互补滤波器，扇形滤波器和具有任意矩形通、阻带的滤波器，结果表明，这种实现结构具有通有灵敏度低、滤波器系数少的优点，并且由于巴特沃斯逼近的最大平坦性，得到的滤波器具有良好的相位特性。     

PAL解码器亮色互串的测试和对比 一

本文对普通ＬＣ亮色分离滤波器和数字二维亮色滤波器从原理上作了分析，并对如何测量评价该种滤波器，采用什么测试信号及应用什么方法进行了深入探讨。此外，还提供了大量测试数据，是一篇在大量试验分析基础上写出的文章。本文对如何应用这些滤波器在设备中发挥作用有一定指导意义。     

二维半平面线性相位FIR数字滤波器的最小二乘设计方法

本文研究了二维线性相位实系数FIR数字滤波器的最小二乘设计问题，导出了滤波器系数的闭式解。运用给出的计算公式可方便地计算滤波器的系数，而不必对矩阵进行数值求逆运算也不需要复杂的优化过程．设计实例表明本文给出的方法程序简单、计算时间极短．     

基于免疫算法的IIR数字滤波器优化与实现

由于IIR数字滤波器设计实质上是一个非线性高维复杂函数优化问题,文中提出基于具有全局搜索能力强,收敛速度快特点的免疫算法实现IIR数字滤波器优化设计的新方法,给出了IIR滤波器优化设计的数学模型,描述了应用免疫算法优化设计IIR数字滤波器的具体实现步骤。通过低通和高通IIR数字滤波器设计的仿真结果表明方法的有效性和高效性。     

FIR数字滤波器的简化格型实现

格型滤波器在数值计算性能和结构的模块化等方面都优于直接型,但实现起来较复杂。本文提出一种实现PIR数字滤波器的简化格型结构,它所需的硬件设备量只有常规格型实现时的一半,与直接型实现时相当。文中给出了从直接型到简化格型的综合算法。并对线性相位FIR数字滤波器的格型综合算法作了简化。用实例演示了本文的主要结论。     

Power Reduction in Custom CMOS Digital Filter Structures

Today the main optimization parameter of digital filters is the filter order. By the aid of two implemented filters we will show that both power and speed can be enhanced if the optimization effort is made on reducing the filter coefficient lengths rather than minimizing the order. Both filters have been designed from the same specification, one as a standard minimum order filter, the other as a filter with short coefficients found by a computer search. The minimum order filter is of order three with seven bits long coefficients. The coefficient optimized filter is of order six with two bits long coefficients. Both filters were implemented with bit-serial fixed coefficient arithmetic in two's complement representation in a 0.8µ, two metal layers CMOS process. Measurements show an eightfold speedup at half the power consumption and only 30% area cost for the coefficient optimized filter.     

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中.文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理.基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现.     

数字滤波器(FIR)设计算法研究

FIR数字滤波器具有线性相位、稳定性好等特点,被广泛地应用于生产实践中。关于FIR数字滤波器设计的算法很多,线性规划法和外插法就是其中两种。分别对该两种算法建立相关模型并通过MATLAB进行仿真,结果表明线性规划法得到的设计结果性能较好,但是变量数相对较多,复杂度较大。而外插法则是基于线性规划法的改进算法,该算法权衡了复杂度与性能,使其更适合于工程实际运用。     

一种用于图象处理的二维开关电容滤波器新的设计系统

本文描述二维实时滤波器开关电容网络的新的设计方法。该设计是在综合法的基础上,利用无损、非倒数原形电路而得到的开关电容网络。本文所使用的几个计算机软件,均已写好并调试,可将其集成为一个完整的设计系统。本文作为该设计系统的实际应用,举例设计一个二维高性能滤波器,该滤波器可以像一个CMOS单片那样实现。若与数字滤波器实现相比较,可达到降低成本和减少功耗的目的。     

基于DSP的激光标记数字控制系统设计

为了设计激光标记数字振镜控制系统,采用数字信号处理器芯片作为数字控制板的主处理器,使用具有高传输速率和支持热插拔的通用串行总线进行上位机与数字控制板的通信;标记图形的数据处理算法由具有高速运算能力的数字信号处理器完成,复杂可编程逻辑器件芯片完成控制信号的时序控制和输出,使用传送差分信号的RS-485总线进行控制系统与数字振镜和激光器的通信,根据理论分析和参量模拟,得到了对数字振镜的转动角度和激光器功率的高精度控制。结果表明,该系统可以实现实时、高速、高精度的激光标记。     

设计IIR数字滤波器的遗传优化算法

提出了ＩＩＲ数字滤波器设计的遗传优化法。这是一种模拟自然遗传和达尔文进化理论的随机并行优化算法。首先，详细描述了遗传算法并给出了计算步骤，然后将遗传算法用于ＩＩＲ数字滤波器的优化设计，最后给出了模拟计算结果。     

Digital TDM-FDM Translator with Multistage Structure

In this paper, a new digital signal processing algorithm for the digital TDM-FDM translator is proposed. The digital TDM-FDM translator, which performs a direct translation between two multiplex formats in the telephone network (time-division-multiplexing (TDM) and frequency-division-multiplexing (FDM)) by using digital techniques, has advantages in accuracy and stability of characteristics over equivalent analog equipments. However from the economical point of view, it largely depends on the cost reduction of semiconductor devices and LSI technologies. The proposed algorthm can be realized using only two digital filters and does not require product modulators or Fast Fourier Transform (FFT) processors. The required number of multiplications, which is closely related to the quantity of hardware, is considerably reduced by the multistage structure of this algorithm. The reduction in the kind of required digital hardware and the required number of multiplications makes it possible to efficiently utilize the new hardware realization techniques of digital filters or multipliers using read-only memories and simple logic devices. Since it is foreseen that cost reduction of memory devices will be more rapid than that of logic devices, the proposed algorithm is expected to be advantageous with regard to cost over existing algorithms where complex multiplier logic is required. The estimation of the computation rate is carried out with reference to a practical case. The computer simulation results are also shown.     

一种Farrow结构数字延时滤波器的设计

普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波器系数,更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器,提出采用基于对称结构的滤波器系数求解方法,并经过加权优化,获得最终Farrow滤波器的系数。系数计算过程中,通过对设计所得Farrow滤波器延时精度和误差的分析,调整加权因子的取值和滤波器阶数,进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。