基于FPGA的位同步电路设计

在基于FPGA的自同步实现中,应用数字锁相技术,从接收的比特流中快速提取同步脉冲以正确采样输入码元。该方案以相位计数器为基础,采用相位分段调整方法,对鉴相结果进行分类,并据此快速调整相位计数值,最终生成同步脉冲。采用Xilinx FPGA实现位同步电路,并结合仿真波形分析电路工作过程。结果表明,该电路占用资源少,同步速度快,并且能容忍一定程度的输入码元抖动,所设计电路能稳定地工作在实际通信链路中。     

DAM中多通道数字收发的设计与实现

论述了多通道数字收发电路的设计方法与实现方案.详细介绍了以大容量FPGA为核心,基于高速DDS的多通道中频波形产生与基于多相滤波的多通道中频数字接收的工作原理.可实现最高采样频率为250 MS/s的八通道全数字同步接收,最高采样频率500 MS/s的八通道全数字波形同步产生,以及数据率为2.5 Gbit/s的高速数据实时传输.给出了数字接收与数字发射的测试结果,满足系统指标要求,电路实现简单、使用灵活,在数字阵列雷达中具有很好的通用性.     

P-L波段多通道数字收发组件设计

通过P-L波段数字T/R组件的研制,实现了DC-2000MHz频率范围内任意波形信号的射频直接产生和射频直接采样,并通过JESD204B协议和同步时钟驱动的设计,实现了多数字通道间的收发同步,最终通过上位机软件实现对多数字收发通道的波形、频率、相位等参数的实时控制。     

MPSK数字解调器同步方案的实现

多进制相移键控MPSK调制信号的解调中,为提高解调性能,得到精确快速的载波同步和时钟同步,需要对载波检测和时钟检测作精心的设计。对MPSK的数字解调方法做了一些探讨,在载波同步中,分析了基于功率检测的频差检测方法及基于相差检测进行相位锁定的方法;详细介绍了时钟同步的波形估计方法的基本原理及幅度和频谱宽度对定时误差的影响。     

AD9554：时钟转换器

ADI推出搭载时钟乘法器的多重服务型自适应四通道时钟转换器AD9554,该器件可以为多种系统提供抖动清除和同步功能,包括同步光纤网络（SONET,SDH）。AD9554功耗仅为940mW,同时还能在430kHz～941MHz的输出范围内产生最多8个输出时钟,与4个2kHz～1GHz外部输入参考时钟同步,其环路带宽低至0.1Hz。4个模数锁相环（ADPLL）可减少外部参考时钟存在的输入抖动或相位噪声。     

一种QAM信号定时误差估计算法

基于波形检测的定时误差估计算法适用于PSK/QAM调制方式。该算法非判决指向且计算复杂度较低,并在载波相位变化不大的情况下,性能与载波状态无关。因此定时同步可以独立于载波同步状态,有利于采用载波开环的方法实现时钟同步。     

基于FPGA的数字基带传输位同步恢复

提出了一种基于全数字锁相环提取数字基带传输位同步时钟的设计方案,该方案采用环路鉴相器产生误差信号控制本地位同步电路的添加/扣除门在时钟输出的脉冲序列中附加或扣除1个或几个脉冲实现同步。给出了该方案的整体电路,并经VHDL程序设计,在MaxplusⅡ环境下做了时序仿真,从仿真结果分析了设计方法可实现数字基带传输位同步时钟的提取。     

DDS技术在网同步中的应用

网同步是数字通信网的基本要求,其功能是将同步信息从基准时钟源向各个通信节点传递,让整个通信网的时钟工作于相同频率,以满足通信网络传递业务的需求。DDS是第三代频率合成技术,从相位出发,直接采用数字技术合成所需波形。这里首先介绍了网同步技术的原理,并分析了基于PLL技术的传统网同步技术的缺点,然后介绍了DDS技术的概况以及优点,最后提出了一种基于DDS技术的网同步设计方案。     

多模式数字同步时钟产生技术研究

同步时钟是网络同步的关键，本文对基于多模式数字同步时钟产生的系统构成、关键技术、关键技术对系统性能的影响等进行了研究。其中多模式同步时钟源采用来自GPS／GLONASS，本地时钟、‘北斗’一号卫星定时接收嚣、BPM授时短波接收嚣和本地时钟，经过输入处理和表决判优，选取最优时钟信号作为同步时钟源。     

面向5G智能电网的高精度时钟在线实时同步方法

针对5G智能电网的高精度时钟同步需求,提出一种主从节点时钟在线实时同步方法,并建立其数字实现模型。该方法采用一种由时差测量、时钟状态估计、环路滤波器和全数字时钟生成单元构成的时钟反馈控制环路。基于IEEE1588精确时间同步协议完成主从节点间的时差测量;根据时钟模型,建立时钟状态方程和观测方程,采用卡尔曼滤波对时钟状态进行估计;将时钟相位误差、频率误差作为一阶FLL辅助的PLL环路滤波器输入;环路滤波器输出控制量驱动调节从节点全数字时钟生成,以与主节点时钟保持在线实时同步。仿真结果表明,主从节点通信载噪比在65～95 dBHz范围内变化时,可实现主从节点间ns级的时钟同步精度。