低相噪频率合成器中环路滤波器仿真研究

为了改善短波跳频电台中频率合成器的相位噪声特性,分析了DDS激励PLL式频率合成器中锁相环单元工作过程,基于ADI公司的PLL芯片ADF4001,就相位噪声问题对环路滤波器进行了设计.从带宽和相位余量出发,通过一种参数的近似算法,重新计算设定滤波器各种参数值,有效降低了滤波器相位噪声.最后用ADIsimPLL仿真软件对锁相环进行了仿真.结果表明：在70MHz输出时,经计算调整后的系统噪声性能比调整前优化可达0.79%,滤波器噪声性能的优化可达4%.有效改善了频率合成器的相位噪声特性.     

低相噪频率合成器的设计与仿真

为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。     

用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

11.8GHz低相噪频率源的设计

针对汽车防撞雷达系统,设计了11.8GHz低相噪频率源.在对锁相环技术研究的基础上,分析相位噪声达到要求指标的可行性,并介绍鉴相器电路、压控振荡器电路以及环路滤波器电路的设计.测试结果表明该输出频率为11.8GHz的频率源获得很好的相位噪声性能,实现1kHz处相位噪声指标优于-90dBc/Hz,并且其他指标均达到要求.11.8GHz低相噪频率源能提高汽车防撞雷达系统的性能.     

非线性锁相环的分析与仿真

提出了一种改进锁相环非线性性能的方法,在基本锁相环的基础上增加一个非线性器件N和一个低通滤波器(LPF),使用鉴频鉴相器(PFD)代替鉴相器(PD).利用Matlab软件的Simulink功能模块对非线性锁相环性能进行仿真和验证,直观地得出了频率捕捉时间、频率捕捉范围、相位噪声等锁相环参数,验证了在噪声环境下改进方法的可行性及其优点.结果表明,采用该方法可使锁相环具有大的捕捉范围并能快速锁定,输出信号的相位噪声低,锁相环的捕捉性能和跟踪性能提高.     

126.6～128.1 GHz基波压控振荡器设计

采用65 nm CMOS工艺,设计一款基波压控振荡器(VCO).采用负阻单元的寄生电容与用户自定义电感形成VCO的电感-电容(LC)谐振网络.采用交叉耦合对管作为VCO的负阻单元,维持VCO的稳定输出信号.通过控制尾电流管的偏置电压大小调节交叉耦合管的寄生电容,从而实现输出频率的调谐. VCO输出缓冲器(buffer)采用共源-共栅(Cascode)结构以减小负载电阻对电路振荡的影响.所设计的片上变压器实现了差分信号转单端信号功能,并与传输线、地-信号-地(GSG)焊盘实现了VCO输出匹配.测试结果表明,电路的输出频率范围为126.6~128.1 GHz,调谐范围为1.5 GHz.当电路工作频率为127.2 GHz时,输出功率为–26.8 dBm,偏频为1 MHz处相位噪声的仿真值为–86.3 dBc/Hz.该电路的芯片面积为405μm×440μm.     

基于智能天线的UHF RFID接收机中IQ解调器的设计与实现

论述了基于智能天线的RFID接收机中IQ解调的基本原理和实现方法.运用ADI公司PLL ADF4350输出本振信号与固定IF调制信号在IQ解调器ADL5380混频得到IQ基带信号,然后进行滤波和调理,并送入模数转换器AD7352中进行数字化.经测试表明:本设计在中心频率837.5 MHz的10 M带宽内可以很好地实现RFID接收机中IQ解调的功能.     

X波段跳频本振模块设计与仿真

为了满足某系统倍频功放组件需求,提出了低相位噪声、低杂散、频率捷变和高频段输出的X波段跳频本振模块设计方法.首先提出了跳频本振模块的总体设计方案,然后对P波段跳频基准电路、X波段固定点频电路进行了设计,最后采用ADS软件对相位噪声、杂散等指标进行了仿真优化.仿真结果验证了该方案的可行性.     

具有高线性调谐特性的1.2 GHz CMOS频率综合器

基于0.18 μm RF CMOS工艺实现了一个1.2 GHz高线性低噪声正交输出频率综合器,该综合器集成了一种高线性低调谐灵敏度的低噪声LC压控振荡器;降低了系统对锁相环中其他模块的要求;基于源极耦合逻辑实现了具有低开关噪声特性的正交输出高速二分频,采用"与非"触发器结构实现了高速双模预分频,并集成了数控鉴频鉴相器和全差分电荷泵,获得了良好的频率综合器环路性能。对于1.21 GHz的本振信号,在100 kHz和1 MHz频偏处的相位噪声分别为-99.1 dBc/Hz和-123.48 dBc/Hz。该频率综合器具有从1.13~1.33 GHz的输出频率范围。工作电压1.8 V时,芯片整体功耗20.4 mW,芯片面积(1.5×1.25) mm2。     

高频快速锁相源设计

无线通讯中高性能频率源具有重要的作用，在雷达、通信设备、电子侦察的构成中占据核心地位，本文提出的锁相环频率合成器具有很多优点，比较突出的表现为信号频率高、功耗小、体积不大、具有很高的频率变化速度。锁相环频率合成器这一装置的主要用途就是对相位锁定。跳频源的设计主要依靠锁相技术来完成，主要采取ADF4112复合D/A转换器MAX538的模式。其输出频率基本满足7.8~8.6GHz左右连续可调，进而在更大范围内实现了锁相环路输出频率的可调性，为扩频通信领域关于源设计提供了有益借鉴。