基于FPGA的动态可重构体系结构研究

提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构，并通过寄存器与网络来保存和传递数据流和配置流，实现了二者的优势互补。以具体实验对该方案进行了验证。     

基于CPCI的动态可重构数据采集系统

本文基于CPCI和SOPC技术,提出了动态可重构数据采集系统的设计思想,详细描述了系统可重构软硬件的实现,开发了基于CPCI的动态可重构采集系统,指出了动态可重构采集系统的应用前景.     

基于FPGA 的局部动态可重构技术研究

可重构技术作为嵌入式系统中软硬件结合的设计方法,在可靠性、系统高集成度方面有很大优势。现场可编辑门 阵列(Field Programmable Gate Array,FPGA)不仅可以满足这些客观需求,还加强了系统的自适应性,降低了开发成本。 文章介绍了动态局部重构的实现方法,并在早期获取部分可重构(Early Access Partial Reconfiguration,EAPR)方法的基础 上加以改进。之后使用 Xilinx 生产的 Virtex-ML403 开发板实现整个设计,验证该方法的有效性,保证系统的稳定,在实 际应用的实现中有利于对资源有效的管理和合理的利用。     

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。      

一种动态可重构IP系统设计研究

针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证.     

基于FPGA的可重构计算技术研究

本文介绍了可重构计算技术的提出和历程,结合器件发展、重构方式和结构模式分析了基于FPGA的可重构计算技术原理,从设计、配置角度探讨了实现技术,并阐述了在多个领域的应用。根据存在的问题,提出了可重构计算技术的发展研究方向。     

FPGA动态可重构理论及其研究进展

近年来,随着微电子技术和计算机技术的发展,尤其是大规模现场可编程门阵列FPGA的出现,实时电路重构技术逐渐成为国际学术界的研究热点;基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用;文章介绍了基于FP-GA动态可重构技术的原理、分类,重点讨论了动态可重构的实现方法及两种技术,并给出了系统重构设计的流程,同时,介绍了基于FPGA动态可重构技术已取得的成功应用,最后展望了FPGA动态可重构技术的发展前景,并指出了有待解决的问题.     

基于局部动态可重构技术的多通道数据采集系统

可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究熟点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的多通道数据采集系统普遍采用ASIC集成电路设计,可配置性、灵活性和扩展性差,本文提出一种将局部动态可重构技术应用到多通道数据采集系统的设计方案,提高了系统的可配置性和应用范围,并且系统具有更高的实时性和并行性.     

可重构制造系统的可重构控制器

可重构控制器是可重构制造系统的重要组成部分之一。该文提出了可重构控制器的体系结构。分析了实现可重构制造系统的可重构控制的方法。仿真研究表明可重构控制是实现可重构制造系统控制系统可重构的有效方法。     

动态可重构系统的通信结构研究

动态可重构技术能在一定控制逻辑的驱动下,对全部或部分逻辑资源实现在系统的动态功能变换和硬件的时分复用.本文介绍了可重构体系结构及典型动态可重构结构;详细分析、比较了动态可重构系统4种通信结构的主要性能,指出各自适用领域,并给出一个应用实例;最后探讨了动态可重构技术研究面临的相关问题和发展趋势.     

基于FPGA动态重构的快速车牌识别系统

FPGA有限的片上资源限制了复杂神经网络的实现,通过动态部分重构技术,完成2种软硬件方案设计。与纯软件方式相比,网络执行速度提高了3倍以上;自制车牌字符数据集,在Caffe网络框架下实现了99. 45%的训练精度;最终,基于PYNQ—Z1开发板,完成了快速车牌识别系统的设计。     

基于FPGA的关键词识别系统实现

随着微电子技术的高速发展,基于片上系统SOC的关键词识别系统的研究已成为当前语音处理领域的研究热点和难点。运用Xilinx公司ViterxII Pro开发板作为硬件平台,结合ISE10.1集成开发环境,完成了语音帧输出、MFCC、VQ和HMM等子模块的设计;提出了一种语音帧压缩模块架构,有效实现了语音帧信息到VQ标号序列的压缩,实现了由语音帧压缩模块和HMM模块构建的FPGA关键词识别系统。仿真实验结果表明,该系统具有较高的识别率和实时性,为关键词识别系统的FPGA硬件电路的实现研究提供了实例。     

基于FPGA动态重构的卷积神经网络硬件架构设计

为了解决卷积神经网络硬件实现阶段的资源限制问题,提出了基于FPGA动态重构的卷积神经网络加速器设计。首先,设计了卷积神经网络加速器的整体并行策略和VLSI架构,并针对卷积神经网络的功能模块进行了流水线设计。其次,对卷积神经网络加速器进行动态重构设计,建立动态重构区域及其模块功能划分;并选用BPI Flash存储配置文件,通过内部配置端口读取配置文件对动态重构区域进行动态配置。实验结果表明,针对Lenet-5手写体识别网络,基于动态重构设计的加速器与相应的静态设计相比,使用的Slice LUTs、Slice Registers与DSP资源分别减少44%、27. 8%与71%。与基于软件平台实现作对比,系统执行时间大幅度降低。但是由于内部配置端口的带宽限制,重构配置时间延长了整个卷积网络的执行时间。     

基于FPGA的水质检测系统研究

针对目前突水水源的判别方法不能实现突水预警,且处理时间较长、过程复杂等问题,设计了一种采用激光诱导荧光技术、以FPGA为核心处理器的水质检测系统。该系统采用在线检测荧光光谱法实时监测地下水的化学成分变化,从而快速检测矿井突水水源的变化前兆,达到突水预警的目的。试验结果表明,该系统检测精确度高,响应速度快。     

内容发布/订阅系统中事件代理动态重构研究

针对基于内容发布/订阅系统的事件路由,仅在固定连接的拓扑结构上将事件选择性的转发给兴趣订阅者,而未考虑系统的扩展性和减少TCP转发的问题,提出了事件代理动态重构策略.该方法基于节点类聚新标准--关联度,通过在代理间添加或移除TCP链接,有着相似兴趣订阅的代理节点被放置在相邻近处,动态改变网络拓扑结构,实现了系统的自组织特性.仿真实验结果表明,重构算法的应用有效地减少了平均转发次数和网络资源的消耗,提高了路由效率.     

基于FPGA的微震信息采集系统研究

针对煤炭开采过程中地质灾害预防的技术障碍问题,提出了一种基于FPGA的矿山微震监测系统。系统以FPGA为核心处理器,对采集的微震信号进行放大、滤波等一系列处理。其中,信号的放大系数可根据不同的采集环境进行相应的配置;系统还增加了乒乓缓存模块和数字滤波模块,加快了数据的处理速度,提高了数据的处理精度;微震信息数据通过以太网传输,减少了误码率,实现了远程监测。最后,选择系统的几个采集通道进行了现场的实验测试,实验结果验证了该方案的可行性。     

An energy efficient FPGA partial reconfiguration based micro-architectural technique for IoT applications

Low power consumption and high computational performance are two important processor design goals for IoT applications. Achieving both design goals in one processor architecture is challenging due to their conflicting requirements. This paper introduces a reconfigurable micro-architectural level technique that allows a Reduced Instruction Set Computing (RISC) processor to support IoT applications with different performance and energy trade-off requirements. The processor can be reconfigured into either multi-cycle execution mode (low computational speed with low dynamic power consumption) or pipeline execution mode (high computational speed at the expense of high dynamic power), based on dynamic workload characteristics in IoT applications. Switching between modes is accomplished by exploiting the partial reconfiguration (PR) feature offered by the recent advancements in modern FPGAs. A RISC processor was designed based on the proposed micro-architectural level technique and implemented on FPGA as IoT sensor node. Experimental results demonstrate that the proposed technique with reconfigurable micro-architecture is able to significantly reduce the dynamic energy consumption, compared to conventional multi-cycle and pipeline only micro-architectures, while allowing better performance-energy trade-off in IoT applications.     

基于FPGA的自适应MIMO-OFDM无线基带传输系统的研究

针对自适应MIMO-OFDM无线基带传输系统,提出了一种并行复用的基4-FFT/IFFT算法的FPGA实现方法,并对其中的自适应数字调制、STBC编码和FFT/IFFT模块进行了FPGA实现研究和仿真。仿真结果表明,该方法实现了模块的功能,且性能良好,具有一定的应用价值。     

基于FPGA和多DSP的高速视觉测量系统的研究

针对高速视觉测量系统数据处理速度快、数据处理量大的特点,将FPGA技术与DSP技术相结合,研究了一种基于FPGA和多DSP的多通道并行处理的高速视觉测量系统。详细介绍了FPGA技术与多DSP技术在数字图像处理过程中的不同应用、高速视觉测量系统的总体结构以及各部分的工作原理。     

FPGA远程动态重构技术的研究

提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下,FPGA通过内部配置存取端口读取CF卡中新的配置数据,对可重构区进行配置以实现新的功能。