MPEG-2的节目流和传输流

音频、视频及数字信号经过MPEG-2标准压缩和编码后，各自形成的基本码流（ES）并不能直接存储和传输，还要经过几个特设的子系统，形成打包基本码流（PES）后，再形成节目流（Ps）和传输流（TS），然后利用时分复用方式组合成单一的码流进行传输和存储。本文主要介绍打包基本码流（PES）、节目流（Ps）和传输流（Ts）的结构，并简要介绍它们的解码和重放。     

数字电视广播技术的应用实例

DVB标准选定ISO／IEC MPEG-2标准作为音频及视频的编码压缩方式,对信源编码进行了统一,随后对MPEG-2码流进行打包形成传输流(TS),进行多个传输流复用,最后通过卫星、有线电视及开路电视等不同媒介传输方式进行传输。     

一种基于VHDL语言数字频率计的设计与实现

本文采用VHDL语言，运用自顶向下(Top To Down)的方法，使用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，设计并实现了8位数字频率计。     

DVB码流中的业务信息的应用

在数字电视系统中,所有视频、音频、数据经过数字化处理后都变成了以MPEG-2标准打成的固定长度(204/188个字节)的数据包,然后将这些数据包进行复用,形成若干个传输流(TS流),通常每个频点对应一个TS复用流,每个频点的TS流由多个节目及业务组成.为了方便数字电视的终端设备顺利快捷地找到需要的码流,在MPEG-2标准中,专门定义了PSI信息,其作用是自动设置和引导接收机进行解码,PSI信息通过复用器插入到TS流中,并用特定的PID(包标识符)进行标识.     

MPEG-2视频码流分解的VHDL描述与验证

本文提出一个ＭＰＥＧ－２视频解码中码流分解的硬件设计,包括解码控制和变长码解码。一些新的硬件设计,如：将宏块和块控制作为主要状态;采用桶形移位缓冲器并行解变长码;将变长码的长度计算和解码分别进行;将码表分割成多个小码表等等,保证ＭＰＥＧ－２ＭＰ＠ＭＬ的实时解码,并为更复杂的应用提供了扩展的余地。本文中的设计是ＭＰＥＧ－２解码ＡＳＩＣ ＶＬＳＩ设计工作的一部分。     

DVB码流中业务信息与电子节目指南

怎样在众多的数字电视节目中快速地找到用户所需要的节目,是数字电视应用所要解决的问题。在DVB接收机中通常都使用电子节目指南(EPG)这一工具来达到快速查找节目的目的。生成EPG的数据来源于DVB码流中的有业务信息SI信息。     

MPEG-2码流分析仪的整体设计与软件实现

首先对MPEG 2的码流结构和重要参数进行了描述。在此基础上,结合码流传输和解码的实际情况,对TS流的关键测试指标进行了探讨。其次,依据应用的需求,提出了MPEG 2码流分析仪的整体设计。最后,针对码流分析仪中的软件部分的实现做了详细论述。本文中的码流分析仪系统已经研制完成并且投入使用,实践证明,该系统是稳定可靠的,并且达到了各项指标要求。     

基于TS格式的MPEG-2节目流文件视频信息分析实现

在数字电视节目管理系统中,常常要把从节目编码器输出的基于传输流（TS）格式MPEG-2视频节目文件上传到视频服务器.在上传之前需要对视频节目文件进行预先校验和分析,以便提取重要的视频参数信息,这一方面可以保证视频服务器中存放的节目文件格式的正确性,另一方面提取音视频参数信息.这些参数不仅是视频播控程序进行流控管理、调度的参数指标,也是电子节目指南EPG中节目信息录入的重要数据.因此,实现TS格式的视频节目文件校验分析对数字电视节目播出系统正常稳定的运行具有一定的意义.     

简易数据码流发生器的设计

用常规逻辑电路产生已知的、固定的、重复的、符合MPEG-2标准的空传输码流数据包，经适当的信道编码后可以用作DVB接收系统和元件的非服务状态检测的标准信源。     

DVB流合成卡的设计与实现

介绍了基于 ＰＣＩ总线,利用 ＰＣＩ总线控制器 Ｓ５９２０和 ＤＳＰ芯片 ＴＭＳ３２０Ｃ３１所设计的 ＤＶＢ流合成卡,并提供了Ｓ５９２０及该卡的软、硬件说明。     

MPEG—2视频解码的VHDL描述与验证

本文提出一种MPEG－2视频解码的硬件结构,并采用VHDL进行了描述。辚实现MPEG－2视频时的实时解码,本文针对时序控制、变长码解码、反量化、TDCT、运动补偿和输入输出控制等各部分都提出了相应的性能的电路结构。验证和仿真的结果表明：本文的设计可以完成相应的功能,能被用于实现MPEG－2MP@ML的实时解码芯片。     

MPEG-2传输流向节目流转换的一种实现方案

介绍了MPEG-2标准定义的传输流和节目流，继而提出了一种传输流向节目流转换的实现方案。其转换方案基于PES分组，即从传输流中抽取PES分组，再对PES分组进行符合节目流的封装和添加相应的系统信息。     

JPEG2000算术编码的VHDL描述与验证

使用VHDL语言描述了下一代静止图像压缩标准JPEG2000编码系统中的关键模块——算术编码模块。在Model-Sim软件中进行了功能仿真，在QuartusⅡ软件中综合通过。对相同的文件进行编码，该VHDL程序执行时间仅为Jasper软件执行时间的40％，因而，大大提高了算术编码的效率。     

MPEG-2系统层传送流码流发生器的码率变换设计

提出了一种可产生任意码率的MPEG-2系统层码流发生器的设计,该方法根据MPEG-2系统层传送流的时序要求,采用修正节目参考时钟（PCR）和适当插入空包的方法进行传送流码率的上变换,它适用于需要修改传送流码率的系统中。     

MPEG-2视频反量化电路的VHDL描述与验证

设计了用于ＭＰＥＧ－２ＭＰ＠ＭＬ视频解码ＶＬＳＩ的ＩＱ电路结构,基于对ＩＱ的运算字长和精度关系的分析,有针对性地提出相应的硬件电路结构设计,减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ＭＬ视频较大的数据量,电路采用了ＶＨＤＬ进行描述并通过模拟和验证。结果表明该电路可以完成ＭＰＥＧ－２解码的功能。     

基于FPGA的ASI/SDI码流播放器的设计与实现

随着数字技术的发展,数字产品的普及,各种数字电视工作人员专用测试工具不断被开发。针对码流播放器的市场需要的目的,采用基于FPGA的系统架构的方法,结合硬件及软件设计等方面内容,文中详细介绍了一个包含码流录制、码流播放、码流分析等多种功能的ASI/SDI码流播放器的设计与实现的过程。     

EMCCD相机数字控制系统的VHDL设计

近年来EMCCD被越来越多地用于天文观测,国内EMCCD 相机的研制和观测也在加速。介绍了基于TI的EMCCD TC253相机的数字控制系统及其设计方法。首先对TC253以及模拟信号处理器AD9845B的工作原理及控制要求进行了分析。重点介绍了在Quartus Ⅱ的开发环境下,使用VHDL语言与FPGA对该图像采集系统的数字控制部分进行分析与设计过程,并给出系统仿真波形图。最后在所设计的硬件电路上进行了测试,给出了关键控制信号的实测波形。通过实测时钟波形与EMCCD器件要求波形的时序比较分析,得出了该实际系统对VHDL程序中信号时序的修正量,从而获得了满意的EMCCD驱动时钟。     

TS流的CRC译码器设计

TS流是数字电视信号传输的主要方式,由于其采用的是广播方式且信道中存在着许多干扰,因此是不可靠传输。为了保证数据的正确性,一般需要进行信道编码。在发送端,TS流中通常采用的信道编码方式是CRC校验;在接收端进行译码。由于TS流数据量非常大,通常的软件译码方法不能满足要求。设计了一个基于FPGA的CRC译码器,速度快,并且具有很强的实时性。