基于ADSP21160的高速并行信号处理板的设计

介绍了利用4片ADSP21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可通过链接口及VME总线接口进行通信,板间数据吞吐量达1280MByte/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该板运用高速电路设计方法来设计电路,进行信号完整性分析和仿真,保证了设计的质量。     

基于通用计算机的实时数字信号处理仿真系统

软件实现对信号的实时处理是基于通用的计算机信号处理仿真系统的一个重要发展方向。该文在通用计算机系统中通过对实时信号处理中块处理技术的应用，使用双缓冲满足数据的实时传输，利用多线程实现多任务的并行处理，给出了基于通用的计算机实现实时信号处理仿真系统的设计思想，并对块处理、双缓冲以及多线程在实现过程中的关键点进行了深入的剖析。该系统在处理诸如基带信号、下变频信号等速率满足要求的场合下，可使用通用计算机替代DSP系统。该仿真系统具有允许用户扩充或修改信号处理算法的特性。最后给出了对语音信号进行实时DSB实时调制的仿真实例。     

基于FPGA的PCI从接口设计

介绍一种使用PCIMegaCore在FPGA上实现PCI从接口的方法,该方法可以将PCI接口逻辑和用P逻辑集成在一片FPGA上,实现紧凑的系统设计。重点介绍Altera公司提供的PCI_t32 MegaCore的内部结构和外围信号,分析了PCI总线交易时序,给出使用有限状态机设计本地控制逻辑的方法,并进行了时序仿真,最后使用PCI接口调试软件PCItree对所设计的PCI板卡进行了性能验证。时序仿真和实验的结果表明所设计的PCI从接口符合PCI总线3．0规范。     

基于高速局域网的融合及匹配仿真平台研发

提出了基于高速局域网(High-speed Local Area Network,HLAN)的CCD/SAR图像融合仿真平台的设计思想及实现方法,提出并解决了仿真平台实现中的关键问题。提出了基于CCD/SAR融合图像的景像匹配系统仿真平台的实现方法,并应用该仿真平台对景像匹配技术进行仿真研究。仿真平台设计的模块化保证了其通用性和可移植性,而HLAN的引入保证了仿真过程的实时性。本仿真平台可应用于CCD/SAR图像融合技术研究和基于CCD/SAR融合图像的景像匹配技术研究中。     

基于VxWorks的多DSP系统的多任务程序设计

多DSP信号处理板广泛地运用于工业、军事、通信和医疗等许多方面。本文介绍一种基于VxWorks实时操作系统的ADSP21160的多DSP板设计,以及该板在数字式声纳的实时信号处理系统中的应用,并介绍了在VxWorks实时操作系统下的软件算法仿真和实现。     

基于VxWorks的多DSP系统的多任务程序设计

多DSP信号处理板广泛地运用于工业、军事、通信和医疗等许多方面.本文介绍一种基于VxWorks实时操作系统的ADSP21160的多DSP板设计,以及该板在数字式声纳的实时信号处理系统中的应用,并介绍在VxWorks实时操作系统下的软件算法仿真和实现.     

用TMS320C25高速信号处理器实现混响背景下的动目标检测

本文对混响和噪声干扰下动目标检测的高速信号处理顺实现进行了研究。依据水下信号处理任务的特点,结合流水线处理和并行处理,采用模块化设计方法,实现了一个由1片8086微处理器和7片高速数字信号处理器TMS320C25构成的高速信号处理系统。该系统成功地实时实现了混响背景下的动目标检测,同时也能实现复杂的信号处理算法。     

基于多核DSP的实时信号处理平台设计

高速实时信号处理是宽带数字信道化侦察接收机的主要特点之一,其性能决定着侦察接收机的整体指标。为满足宽带侦察接收机对密集雷达信号实时处理的需求,设计一种基于FPGA和多片多核DSP的并行实时信号处理平台,芯片之间通过高速串行总线互联,使用FPGA对多核DSP进行调度。本文从硬件系统架构、电源供给、时钟同步、芯片互联等方面论述了信号处理平台硬件实现方法,结合实际应用对该处理平台的性能进行了测试验证,达到了预期的设计目标。     

基于DSP的多传感器阵列数据采集与处理实验平台

介绍了多传感器阵列宽带信号采集处理实验平台,该平台可以接收100～400 MHz的宽带信号并对宽带信号进行近于实时的来渡方向的估计.系统主要包括8单元阵列传感器,两台同步高速数字存储示波器,PC机信号处理平台和DSP算法评估板.系统对8通道阵列传感器进行同步数据采集和存储,采集到的数据在MATLAB平台上进行仿真处理并下载到DSP中进行算法性能评估.     

基于PCI9820的雷达回波信号实时采集系统

精确的雷达回波信号采集存储是完成目标识别和雷达成像的必要前提,随着A/D采样率和计算机总线技术的高速发展,已经可以在中频直接对雷达回波信号进行实时采集。本文介绍了一种ADLINK公司的基于PCI总线的高速高分辨率数据采集卡PCI9820的硬件结构及相关逻辑模块功能,基于它的双缓冲模式思想并利用板卡的相关驱动函数编写了实时采集程序,并说明了存储文件格式及数据格式。实验结果表明,此实时采集程序能够很好的控制数据采集卡PCI9820完成对雷达回波信号的高速高分辨率实时采集和存储,为信号处理提供了良好的数据基础。     

基于多互联网络的并行信号处理系统

在并行处理系统中,处理节点之间的通信开销是制约处理机性能提高的主要瓶颈。该文提出一种以TMS320C641X数字信号处理器为核心的并行处理系统,设计了PCI总线、串口和包交换网络等多种并行互联网络,使得输入、输出、控制等多种数据流分离,在适合的网络上传输,可以提高传输效率,实现高性能DSP与高性能互联系统的结合。     

FPGA+双 DSP结构的雷达信号采集处理系统设计

提出了一种基于PCI总线的采用FPGA 双DSP结构的雷达信号采集处理系统,FPGA芯片XCVIOOE负责控制采样并作为信号的预处理单元,双超级哈佛结构(SHARC)数字信号处理器ADSP21065L构成高速处理单元,PCI接口芯片PCI9054实现标准的32位PCI总线接口,构成了一个用于高频地波雷达信号采集处理的通用标准化硬件平台。该方案充分发挥了不同处理器件的优点,具有运算能力强、接口方便和编程灵活的特点。实验证明,系统能够满足高频地波雷达信号实时采集处理的要求。     

基于TMS320C6701的机载SAR方位向处理的实时实现

机载合成孔径雷达可以在载机飞行的同时获得高分辨率合成孔径雷达图像。由于合成孔径雷达成像具有很多原理性优点,它在军事和民用领域都取得了广泛的应用。方位处理是合成孔径雷达成像算法中重要的一步,由于算法本身的复杂性和雷达数据的高速率,方位向处理的实时实现具有很大的挑战性。介绍了自主研发的、采用TI C67 DSP作为核心处理芯片实现方位向处理的高速信号处理系统。通过优化的结构设计和软件流程,有效保证了硬件资源的利用效率,成功实现了设计目标。     

基于PXIe总线的多DSP并行信号处理模块设计

随着数字信号处理设备在测试系统内的广泛应用,使得单颗DSP芯片的性能已无法满足日益增长的对处理速度的要求;设计的并行多DSP模块,集成了四片高端浮点DSP芯片和一片高性能FPGA芯片,其通过优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展DSP簇数据传输通道等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式;模块并行处理能力达到单DSP性能的3.6倍以上;该模块支持PXIe、RapidIO、Infiniband、光纤等多种高速接口,数据传输速率达到16Gbps可应用于雷达信号处理、合成仪器、软件无线电系统等多种测控系统。     

基于DSP6000数字IMU信号处理板设计

介绍了一种基于DSP6000数字IMU信号处理板设计方案,应用TI公司的TMS320C6713DSP器件为中心处理器,采用LINEAR公司的LTC1606完成模拟信号的A/D转换.详细介绍了该信号处理板硬件电路设计中各个模块的功能、组成和设计方法,并对信号处理板软件流程做了详细说明.实验结果表明,该信号处理板提高了数据处理速度、减小了系统体积和成本,同时具有实时运算能力强等优点,可支持多种补偿算法.     

基于双DSP的数据采集控制系统设计

设计了基于TMS320F2812双DSP数据采集与控制系统,两者之间采用高速双口RAM进行通信的方式,大大增加了DSP数据采集能力与处理速度,提高复杂大系统的实时处理与控制能力。其中一个DSP作为主控制器,负责对电网电压、电流的采样、滤波、FFT运算以及实时控制,并将处理得到的结果存储在双口RAM;另一个DSP作为从控制器从双口RAM中得到数据,实现相应的实时控制,人机交互。该设计思路被成功运用到治理电网谐波的智能有源滤波器中,从而大大增加DSP的运算速度与处理能力,由所述系统实验与实用证明,达到了较高控制精度,满足了实时处理要求。     

基于NiosII软核的嵌入式通用数据回放器

通用数据回放器通常用于检验实时信号处理器的接收和实时处理能力,或者设备的故障检测。本文针对嵌入式通用数据回放器,重点讨论了基于FPGA的嵌入式PCI总线数据回放卡的设计,由于板卡采用了FPGA和NiosII软核技术,降低了硬件设计难度,减少板卡功耗,提高了适应性、通用性和可扩展性,同时,采用乒乓SDRAM大容量存储技术,提高了数据回放器的实时性等性能指标。     

基于NiosII软核的嵌入式通用数据回放器

通用数据回放器通常用于检验实时信号处理器的接收和实时处理能力,或者设备的故障检测。本文针对嵌入式通用数据回放器,重点讨论了基于FPGA的嵌入式PCI总线数据回放卡的设计,由于板卡采用了FPGA和NiosII软核技术,降低了硬件设计难度,减少板卡功耗,提高了适应性、通用性和可扩展性,同时,采用乒乓SDRAM大容量存储技术,提高了数据回放器的实时性等性能指标。     

基于PCI总线的雷达目标回波模拟

目标回波模拟在雷达系统的调试和验收过程中具有非常重要的作用,而目标回波及噪声数据的产生和传输是其中关键的一个环节.随着现代雷达功能的广泛扩展和性能的大幅提高,如何高速高效地实时产生和传输大量的数据将成为雷达模拟设备的设计人员所必须仔细考虑并解决的问题.该文以两类雷达目标视频回波模拟器为例,提出利用PCI总线实现数据传输的方案,详细介绍了如何利用PCI总线作为目标回波数据的传输通道,并总结了利用PCI总线开发雷达信号模拟器的一般步骤和注意事项.该文同时简要介绍了开发PCI设备的关键芯片PCI9052.实践表明,这是解决大数据量高数据率雷达目标回波信号模拟的一种可行有效的解决方案.     

基于RapidIO的多DSP互联仿真实现

RapidIO协议作为数据通信协议之一在嵌入式系统开发中具有重要作用, 适合短距离, 需要多处理单元合作的应用场景, 例如多DSP构成的板卡系统. BWDSP芯片作为一款高性能数字信号处理器, 其丰富的计算资源在雷达信号处理等领域具有重要潜力. 硬件设计开发中, 直接采用已有数据通信协议很难适配具体硬件资源导致最终产品的数据传输性能较低. 因此需要结合具体硬件模型, 进行数据通信交换模型仿真建模设计, 提高数据传输效率. 本文首先介绍了RapidIO协议和BWDSP体系架构, 然后设计了基于SystemC语言的串行RapidIO交换模型, 最后设计实现了BWDSP虚拟平台. 本文设计的BWDSP虚拟平台功能符合实际RapidIO协议标准, 对硬件产品开发具有一定指导意义.