H.264编码器的SSE-2优化实现

目前,ITU-T和ISO正在联合制定新一代的视频编码标准H.264(或称MPEG-4 Part10).H.264采用了多种复杂的编码技术,包括1/4像素精度的运动估计,8种块划分模式以及帧内预测等,在提升编码效率的同时,也使运算复杂度大大增加.本文中使用Tntel的SSE-2技术对H.264的运算密集部分包括运动估计、1/4插值、量化和正反整数变换等进行了优化.优化后,编码器在P4-1.7G,256M内存的主机上的编码速度可达25帧/s(QCIF图象).     

H.264高清视频编码器的设计与实现

针对高清视频庞大的数据量以及H.264编码器复杂的编码结构引起的低编码速率的问题,对影响算法编码速率的原因进行了深入分析,并设计了高效的多核并行方案,进而充分利用TMS320C6678的多核性能,并结合TMS320C6678的运算存储特性,对H.264编码器进行了多方面的优化,最终使H.264编码器对720P高清视频序列编码速率从1.2 fps增加到27.2 fps,更加贴近于实际应用。     

H.264视频编码器在DSP上的实现与优化

在DM642EVM平台上实现了H.264视频编码器,并从内存分配、Cache优化、代码优化以及汇编程序级优化等几个方面对编码器进行了优化。实验结果表明,优化后的编码器能保持较高的图象质量和压缩效率,并具有较好的实时性能。     

基于DM642的H.264视频编码器优化与实现

H.264是新一代的视频压缩标准.本文首先研究了该标准的主要内容,然后简要介绍了DSP TMS320DM642的出色性能及其视频驱动程序的实现,最后讨论了H.264编码在DSP TMS320DM642上的优化与实现.     

基于H．264的嵌入式视频编码器

嵌入式视频服务器具有成本低、性能高、运行稳定的优点,已成为视频监控行业的主流产品。以海思公司多媒体处理芯片Hi3510为核心,提出一种新的视频编码器实现方案,介绍该服务器的架构及其主要功能模块的硬件连接,讨论并解决时序匹配问题和信号完整性问题。实验结果表明,该服务器的关键技术指标满足应用要求。     

H.264软件编码器的优化

为降低编码复杂度以满足实时应用的需求,以联合专家组（JVT）发布的H．264参考模型JM9．4为基础,分析H．264软件编码器的结构,指出影响编码速度的瓶颈所在,给出具体的优化方案,并结合MMX／SSE技术,对H．264软件编码器进行全面优化,其编码速度完全可以满足实时性应用的要求,而图像的重建质量基本不变。     

基于PNX1500的H.264视频编码器实现和优化

在基于PNX1500 DSP的视频监控系统中实现了H.264视频编码器,提出了一系列优化方案：利用PNX1500的MBS硬件处理能力计算半像素插值;在算法级简化了运动估计,提前判断宏块的跳过模式;在代码级,利用定制运算及编译优化选项,进一步提高了编码速度。测试结果表明,优化后的编码器可以实现对CIF格式视频流的实时编码。     

H.264高性能视频编码器的DSP实现

描述了基于TMS320DM642 DSP平台的H.264高性能视频编码器的设计和实时实现。首先提出了H.264视频编码器硬件结构设计,包括DM642 的DSP芯片选择,继而描述了编码算法的移植,以及基于DM642结构和专用操作指令的算法优化,重点讨论了像素插值与运动估计的优化算法。实验结果表明,该优化算法可以在DM642上实现实时的H.264编码器,并且保持了很高的压缩效率和图像质量。     

基于S3C6410和Linux的H.264编码器的实现与优化

针对目前嵌入式数字视频的实际需求,设计并实现了一种编码效率高、实时性好的嵌入式H.264编码器;该编码器基于S3C6410处理器,采用嵌入式Linux操作系统,经过对比选择x264编码方案;然后针对嵌入式系统的特点提出了一种新的判定优化效果的方案,并在此基础上进行优化,最后基于优化因子对编码器的性能进行测试;结果表明:优化后帧率提高都在79%以上,并且PSNR值降低不到2.3%,优化因子均值达34.11,可见帧率得到很大提高且PSNR值无明显降低,优化效果良好,实现了实时编码。     

基于Hi3512的H.264视频编码器设计

为解决视频监控应用中数据量多,运算量大和实时性要求高的问题,提出了基于ARM9内核,片内集成视频硬件编码协处理器的海思Hi3512芯片的H.264视频编码器设计方案.采用理论与仿真相结合的方法,对复合视频分离电路和音频接口模块的硬件架构进行了分析,指出了设计中应注意的问题与采取的解决方法,并进一步讨论了视频处理模块中DDR2 (Double Data Rate 2 SDRAM)单元等关键电路的理论计算与仿真设计,通过多线程对视音频编码算法进行了实现.通过对实际样机的长时间不间断测试,验证了编码器的编码能力和可靠性,表明其达到了视频监控中的要求.     

H.264视频编码在DM642上的实现与优化

设计并实现了基于DSP芯片TMS320DM642的H.264编码器。详细介绍了H.264算法在DSP上的移植和优化。为使编码器达到实时应用的要求,采用基于C64xCPU的软件优化技术,对H.264的一些核心算法进行了C语言级和汇编语言级的优化,并在原算法上进行了改进,基本实现了H.264Baseline的实时编码。     

一种基于DSP的H.264实时视频编码器软件架构

提出一种适用于通用DSP平台的H.264视频编码器软件架构.以该架构基础实现的H.264视频编码器软件可以高效地运行在DSP系统中,以满足视频应用中对实时编码的要求.通过性能分析工具对原有的软件代码进行分析.找到代码运行效率不高的瓶颈所在,并结合TMS320DM642 DSP的硬件特点,设计出一种新型的H.264视频编码软件架构.最后,在进行了DSP的指令优化以后,该编码器可以对CIF格式的视频进行实时编码.以该架构为基础的H.264视频编码器软件同样也适用于其它通用的DSP平台.     

基于DirectShow的视频图像处理系统设计与实现

文章对DirectShow技术作了概括介绍，并给出了一种通用的视频图像处理系统的DirectShow应用软件实现过程。     

基于H.264的屏幕视频实时编码器优化

H.264编码器是目前压缩效率最高的通用视频编码器,但它直接用于实时屏幕视频的压缩存在CPU占用率高和不能有效限制峰值码率等问题。以经典的H.264编码器X264为基础,利用Mirror Driver检测变化区域,对无变化的区域宏块进行快速模式决策,通过自适应地降低局部帧率的峰值码率控制法限制峰值码率。实验结果表明,该方法将CPU的执行时间降低30%,且能严格限制视频的峰值码率,使视频的平均PSNR提高3 dB~8 dB。     

H.264编码器设计与运动估计算法优化

运用DSP-FPGA技术设计实现了一个具有良好扩展性和灵活性的H.264视频编码器系统,该系统利用DSP则进行视频压缩编码,FPGA模块完成对视频采集系统以及数据I/O等所有周边功能的控制。针对以上硬件系统本文还提出了一种快速运动估计算法。该算法针对不同的图像特征采用自适应的搜索策略。实验表明,该算法在保证重建图像质量没有明显下降的前提下,编码速度有了显著提高。     

基于H.264的视频监控系统关键代码实现与优化

根据实际开发项目经验,分析了H.264视频压缩编码算法的基本原理,如整数DCT变换、多参考帧的运动估、帧内预测、帧间预测;介绍了TMS3206416芯片的内核结构和外围设备,并结合TMS3206416嵌入式系统的特性、程序级代码优化与汇编级优化的方法,应用指令流水线、循环展开、指令并行、数据打包等技术,用汇编语言优化了部分DCT模块.通过实验结果的对比,对H.264中影响编码速度的瓶颈函数取得了较好的优化结果.这些方法和思路具有实际意义,为其他开发视频系统提供了较强的参考价值.     

基于X264和流媒体的嵌入式视频监控系统

提出了一种视频监控系统的解决方案,在IntelPXA270平台上采用优化的X264算法对采集的视频进行压缩,利用Ffmpeg建立流媒体服务器,从而在互联网上实现了实时监控。方案全部采用开源软件,减少了成本,实际测试表明监控系统延迟小,性能良好。