基于FPGA的SRAM测试电路的设计与实现

文中介绍了一个基于Altera DE2开发板的面向字节的(Word-Oriented)SRAM测试电路的设计与实现.其测试算法采用了分为字内和字间测试两部分的高故障覆盖率的March C-算法;设计的测试电路可由标准的JTAG接口进行控制.本文设计的测试电路可以测试独立的SRAM模块或者作为内建自测试(BIST)电路测试嵌入式SRAM模块.     

针对深亚微米SRAM电路总剂量效应的最劣辐照表征研究

利用理论分析与试验验证手段研究了深亚微米SRAM（静态随机存取存储器）电路的最劣辐照效应。对各模块电路的辐照效应进行了详细分析：对于具备触发器结构的存储单元与运算放大器,对应的失效水平将与辐照过程中所存储状态具有极大相关性,此类电路倾向于存储或读取与辐照过程中所存储状态相同的状态值。设计了针对SRAM电路的最劣辐照测试方案,其中包含辐照后改变原有存储状态的写操作及针对改变后所存储状态进行的读操作。设计了针对容量8K位,特征尺寸0.25um的SRAM电路开展的辐照比对实验,利用该最劣辐照测试方案获取的抗总剂量水平（150krad(Si)）相对于常用的简单测试方案所获取数值（1Mrad(Si)）大大降低,说明常用的简单测试方案可能高估SRAM电路的抗辐照水平,同时验证了该最劣测试方案的合理性。     

基于March X算法的SRAM BIST的设计

针对LS-DSP中嵌入的128kb SRAM模块,讨论了基于March X算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,讨论了测试算法的选择、数据背景的产生:完成了基于March X算法的BIST电路的设计.128kb SRAM BIST电路的规模约为2000门,仅占存储器面积的1.2%,故障覆盖率高于80%.     

基于March C-算法的SRAM BIST电路的设计

针对某SOC中嵌入的8K SRAM模块,讨论了基于March C-算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,研究了测试算法的选择、数据背景的产生,并完成了基于March C-算法的BIST电路的设计.实验证明,该算法的BIST实现能大幅提高故障覆盖率.     

基于专用芯片的微波电路模块嵌入式测试设计验证

本文提出一种基于专用芯片的微波电路模块嵌入式测试设计方法,来解决微波电路测试难以接入、故障诊断困难的技术难题,文中阐述了微波电路模块嵌入式测试设计的思路及其硬件设计与软件设计方法,并针对基于专用芯片的微波电路模块嵌入式测试设计进行了验证。     

低电压SRAM测试电路设计与实现

本文基于SMIC 40nm LL CMOS工艺对一款256Kb的低电压8T SRAM芯片进行测试电路设计与实现,重点研究低电压SRAM的故障模型和测试算法,并完成仿真验证与分析。电路主要包括DFT电路和内建自测试电路两部分,前者针对稳定性故障有着良好的覆盖率,后者在传统March C+算法基础上,提出了一种新的测试算法,March-Like算法,该算法能够实现更高的故障覆盖率。仿真结果表明,本文设计的DFT电路能够减小稳定性故障的最小可检测电阻,提高了稳定性故障的测试灵敏度;March-Like算法可以检测到低电压SRAM阵列中的写破坏耦合故障、读破坏耦合故障和写干扰故障。     

评测千兆以太网性能的线缆性能测试仪

瑞萨科技公司开发出一种有助于采用65nm制造工艺生产的SRAM（静态随机存取存储器）实现稳定运行的技术。新技术采用了一种直接图形成型布局和读辅助及写辅助电路，以克服采用精细特征工艺技术时由于晶体管固有特性可变性带来的SRAM不稳定问题。采用65nm工艺的存储单元测试芯片包含一个8MB6晶体管型SRAM，利用该芯片对稳定运行能力进行了验证。测试数据显示，利用这种设计方法可以在大批量生产时实现宽泛的整体Vth的可变性——与不采用该方法的情况相比产量可提高两倍以上。其应用包括用于微处理器和系统级芯片（SoC）器件的嵌入式SRAM。     

单片集成TFT-LCD驱动芯片内置SRAM验证技术研究

介绍了TFT-LCD驱动芯片内置SRAM验证方法:(1)采用模拟验证和形式验证相结合的前端设计验证方法,完成各模块的功能验证及整个SRAM的功能和时序验证.模拟验证技术,利用模拟工具对被测试模块施加测试激励信号,检查输出信号是否符合预期要求;模拟方法可以同时检查被测试模块的功能及时序方面的响应情况,能够全面体现电路的行为.形式验证技术,在集成电路设计中,是通过算法的手段进行等价性检查,比较两种设计之间的功能等价性.(2)采用结构化抽取寄生参数和建立关键路径的方法,完成SRAM性能的评估,即后端设计验证.并且用具体实例详细描述了以上方法在电路仿真验证中的应用,并给出了部分电路结构及仿真结果,进一步论述了该方法的可行性及实用性.     

基于TMS320DM6446的嵌入式视频处理模块硬件设计

采用TI公司的DaVinci系列芯片TMS320DM6446为主芯片设计了一套视频处理模块,该模块通过高速视频解码电路对模拟视频信号进行数字化处理,由DSP（数字信号处理器）芯片对数据进行处理,从而实现实时处理和输出。详细介绍了视频处理模块的硬件设计方案,主要涉及到视频解码芯片TVP5150、FPGA（现场可编程门阵列）及DSP等,还包括视频协处理电路和网络通信及接口电路。所提出的系统设计方案满足嵌入式视频处理要求,可作为最小的独立视频处理系统运行。     

基于March C＋算法的SRAMBIST设计

为了增加存储器测试的可控性和可观测性,减少存储器测试的时间和成本开销,在此针对LEON处理器中的32位宽的SRAM进行BIST设计。采用MarchC＋算法,讨论了SRAM的故障模型及BIST的实现。设计的BIST电路可以与系统很好的相连,并且仅增加很少的输入／输出端口。仿真结果证明,BIST的电路的加入在不影响面积开销的同时,能够达到很好的故障覆盖率。     

基于DDS的电路板检测仪信号源设计

针对某型导弹测试设备电路板检测仪激励信号源具体要求,采用了基于直接数字频率合成技术（DDS）的信号发生器设计方法,介绍了DDS的工作原理,详细阐述了基于FPGA设计DDS信号发生器的主要环节和实现的方法。采用了硬件描述语言Verilog HDL,完成了信号发生器的电路设计和功能仿真,并通过DE2—70开发板结合嵌入式逻辑分析仪Signal—Tap Ⅱ进行了分析验证。实验结果表明,该信号发生器能较好地产生所需激励信号,具有较高的实用价值。     

边界扫描SRAM簇板级互连测试研究

由于边界扫描结构的复杂与费用的关系,在现代电子电路中广泛使用的静态随机存取存储器还很少包含边界扫描结构.本文提出了一种能完全实现SRAM簇互连测试的方法,该方法能检测SRAM簇控制线、数据线和地址线的板级互连故障,且测试长度较短.     

μC/GUI在嵌入式智能监控系统中的移植研究与应用

为了使智能监控系统具有人机交互功能,以DE2开发板为验证平台,通过编写VGA IP核以及在SoPC Builder搭建硬件环境,移植嵌入式图形界面软件μC/GUI到NiosⅡ嵌入式软件开发环境。实验结果表明,μC/GUI成功移植到NiosⅡ嵌入式开发平台中,可以实现μC/GUI文字显示、绘图以及窗口管理等功能,并可以外接任何具有VGA接口的LCD显示器。     

基于红外图像的ISSA-BP神经网络机载电路板芯片故障诊断

针对传统红外图像的机载电路板芯片故障诊断法诊断率低且无法诊断动态故障的问题,本文提出了一种基于红外温度数据的改进麻雀搜索算法优化BP神经网络（Improved sparrow search algorithm-Back propagation neural networks, ISSA-BPNN）机载电路板芯片故障诊断方法。首先,提取红外热像仪采集的电路板芯片温度数据,建立电路板芯片升温过程中静态、动态、统计特征的特征模型;然后,利用Sine混沌映射初始化麻雀种群分布,利用Levy飞行策略改进发现者种群位置更新公式,将改进后的麻雀搜索算法优化BP神经网络的权值参数;最后,将温度特征模型输入到ISSA-BP神经网络进行训练和测试,从而完成电路板芯片故障诊断。实验采用航电系统电源电路板进行可靠性分析,实验结果表明,该方法在电路板不同工况下综合故障诊断率达到97.84%。     

基于SoPC和NIOSⅡ的SD卡文件系统的设计

传统嵌入式设备对SD卡的读取一般基于硬件层面,这么做省资源但是换来的是时序麻烦,移植困难,读取文件不灵活。针对资源较为丰富的嵌入式方案,利用SoPC技术和灵活的NIOSⅡ软核,提出了一种在SD卡上建立了FAT32文件系统的方法,实现了对文件的基本操作如新建、读取、删除等,并在SD卡根目录里放置测试文档。对NIOSⅡ的代码实现进行测试,结果表明NIOSⅡ顺利地读出了文档里的内容,以及根目录其他文件夹。测试实验在Terasic的DE2系列开发板上通过验证。该方案方便了开发者对不同嵌入式设备进行移植,使其更加专注于顶层操作。     

基于FPGA的PCB测试机测试算法及其实现

印刷电路板(简称PCB)测试机的测试算法是PCB测试机的核心,它直接决定测试机的测试功能和测试速度.在现场可编程门阵列(Field programmable gate array,FPGA)上实现此算法,不仅简化了电路板设计,而且提高了系统的测试速度及系统的可重构性.论文研究了PCB测试中的主要测试算法(导通测试和绝缘测试)的FPGA实现,给出了测试算法的状态图,以及应用Altera公司的EDA设计的仿真图.实验结果表明此方法是一种可行和有效的方法.     

一种显示控制与驱动芯片中的高速双端口SRAM设计

文章详细描述了一种集成在OLED显示控制驱动芯片中的双端口SRAM的设计，从电路和版图两方面对SRAM的核心部分进行了详细描述，并且设计了一种可用于OLED显示控制驱动芯片中的96x64x16位的双端口SRAM．最后给出了测试结果，验证了设计的正确性。     

基于FPGA嵌入式的SRAM测试方法

随着航天技术的发展,嵌入式系统设计在航天上得到了越来越广泛的应用。静态随机存储器(SRAM)作为使用最为广泛的存储器之一,由于其高速低功耗的优良特性,在航天领域被广泛使用。目前,其功能测试还依赖于通过使用VHDL/Verilog编写测试端口来完成,不仅开发效率低,而且很难保证测试结果的可靠性。本文提出了一种通过嵌入式开发的方式完成对静态随机存储器(SRAM)功能测试的方法,测试方法基于可复用的IP技术,大大提高了测试数据传输效率。通过这种方法,SRAM测试系统的二次开发基于应用层而不是底层逻辑层,大大简化了系统设计。这样不仅提高了测试效率,而且具有较好的可靠性、可配置性以及可移植性,大大降低了系统的研发成本。测试系统的可行性和有效性已经得到了实验验证。