无相位截断误差的DDS设计实现

通过修改传统的直接数字合成(DDS)设计方法,提出了一种无相位截断误差的DDS设计方案.该方案降低了系统正弦采样存储表的需求空间,减轻了存储量对提高信号精度的限制,消除了传统设计中相位截断给最终输出信号频谱的影响,提高了DDS的性能.该方案可以应用于载波合成,频偏调制等通信信号处理领域,可采用FPGA,DSP,MCU等各种硬件平台予以实现.     

基于改进DDS技术的FPGA数字调制器研究与实现

提出了一种基于改进直接数字频率合成(DDS) 技术的现场可编程门阵列(FPGA)数字调制器设计与实现方法.该方法首先对DDS技术进行改进,然后再利用这种改进的DDS技术在Matlab/ DSP Builder环境下建立现场可编程门阵列(FPGA)数字调制器的设计模型.通过对二元频移键控(BFSK) 的仿真实验表明,使用这种改进DDS技术的FPGA数字调制器实现方法建立的模型进行算法级和寄存器传输级(RTL)仿真,不仅能验证模型的正确性和有效性,且还简化系统的硬件电路,节省系统资源,提高系统的可靠性与灵活性,最终达到成本低,修改方便,快速产生多种模式数字调制信号的目的.     

基于SOPC和DDS技术的介电电泳芯片控制系统设计

介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.     

用DDS器件形成多种信号

介绍了一种DDS(直接数字频率合成器)电路的基本工作原理,以及以DDS为核心的信号源的硬件、软件设计电路和设计方法,并简单介绍了EPROM的内部设计原理,还对实验过程和试验结果进行了分析比较.     

一种在DDS中节省ROM资源的实用方法

直接数字频率合成(DDS)是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术。主要介绍了一种可以大大节省FPGA和ASIC资源的DDS设计和实现方法。应用这种设计可以同时输出完全正交、高质量的SIN/COS信号。文章对DDS的构成原理、优化算法以及具体实现进行了详细的描述。     

基于FPGA的DDS信号发生器系统的设计

直接数字频率合成(DDS)技术,已成为频率合成技术的主流方向,现场可编程门阵列(FPGA)技术具有强大的硬件逻辑功能.文章主要阐述DDS的工作原理,基于FPGA设计DDS信号发生器的主要环节.简单介绍了运用Altera公司的QuartusⅡ软件平台,通过硬件设计语言(VHDL)设计频率寄存器、加法器、相位寄存器等功能模块,并将各部件编译综合为一个元件的方法.实验证明,输出波形质量高,效果好.     

以DDS为参考的PLL在现代电台设计中的应用

介绍了DDS(直接数字频率合成)技术及PLL(锁相环)频率合成技术的工作原理及特点,给出了现代电台设计中基于DDS的频率合成器的设计方案.采用DDS输出作为参考的PLL频率合成器非常适合用做现代电台的本振.     

基于DDS的高分辨率信号发生器的实现

在介绍直接数字频率合成(DDS)技术基本原理的基础上设计一种信号发生器。通过介绍整个电路的工作原理，提出了一种改进信号发生器输出分辨率的方法。经过分析说明了这种方法是可行的。     

改善DDS频谱结构的新方法

本文介绍了直接数字频率合成器(DDS)的设计方法,着重分析了DDS的工作原理和各项性能,对DDS输出频谱及多种改善方法作了较详细的理论分析和模拟仿真。重点研究、仿真并用FPGA实现了随机抖动抑制频谱杂散法。     

基于DSP Builder的MSK调制解调系统设计

阐述了DDS(直接频率合成)的基本理论,并对其理论实现做了详尽的理论分析。在此基础上介绍了采用DDS进行MSK(最小频移键控)数字调制的一般方法,还讨论了差分解调的一般理论,推导出了相关理论结果。最后介绍了采用美国Altera公司推出的快速FPGA开发环境DSPBuilder系统设计工具进行数字系统设计的一般方法,并采用此方法在FPGA芯片上实现了MSK数字调制解调系统。     

An Improved Direct Digital Synthesizer Using Hybrid Wave Pipelining and CORDIC algorithm for Software Defined Radio

The improved Direct Digital Synthesizer (DDS) using the Hybrid Wave Pipelining (HWP) technique and COordinate Rotation DIgital Computer (CORDIC) algorithm for Software Defined Radio (SDR) is presented in this paper. In order to achieve high throughput, the hybrid wave pipelining technique is adopted. The HWP can be used to speed up the circuits without insertion of storage elements. The CORDIC algorithm is used for phase-to-amplitude conversion and utilized for dynamic transformation rather than Read Only Memory (ROM) static addressing. The frequency resolution and phase resolution are achieved as 0.023 Hz and 0.088 degree, respectively, at the maximum operating frequency of 199.288 MHz for the proposed DDS architecture. The spectral purity of the proposed design has been improved to 114 dBc with a throughput of 94 %. This paper is focused on the design and implementation of DDS using hybrid wave pipelining with CORDIC approach to target on Xilinx Spartan 3 (XC3S400-5PQ208) Field Programmable Gate Array (FPGA) with a speed grade of ?5. The proposed DDS design reduces the gate count from 49.4 % to 18.2 % as compared to the conventional pipelined Read Only Memory Look Up Table (ROMLUT) DDS method. The throughput of the proposed method has been improved from 78 % to 94 % and 55 % of total power reduction as compared with conventional DDS. The performance of the improved DDS architecture is compared with several existing DDS architectures and it is found that the present design is outperforming and can be used for software defined radios.     

基于RNS的低复杂度DDS的设计与实现

传统直接数字频率合成器(DDS)较好的输出波形性能需要较大的硬件规模来实现。针对此问题,提出了一种基于余数系统(RNS)的DDS设计方法及硬件实现结构。该方法将截短后的相位进行余数化,实现样点存储空间压缩,并提高运行速度。基于ASIC的实现结果表明,该DDS在相同输出波形性能,特别是高性能输出波形情况下,能大幅度压缩存储空间;在归一化频率分辨率为1/2³²、查找表量化位宽为16位、输出波形无杂散动态范围(SFDR)为108 dB时,2通道余数化DDS的面积仅为相同条件下传统DDS的6%,其时延也优于传统DDS。     

直接数字频率合成器的优化技术研究

详细阐述了利用QuartusⅡ实现直接数字频率合成器（DDS）的方法和步骤。分析了DDS的设计原理,采用多级流水线控制技术对DDS相位累加器进行了优化,利用存储对称波形方法对波形存储表进行了优化,并在开发环境下进行了功能仿真,选用现场可编程器件FPGA作为目标器件,得到了可以重构的IP核,实现了复杂的调频功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。     

基于DDS芯片AD9858的复杂雷达信号模拟器设计

设计了一种基于直接数字合成（DDS）的复杂雷达信号模拟器。与传统的频率合成方法相比,DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。利用双口随机存储器的高速数据存取与现场可编程门阵列器件的高性能、高集成度相结合,可以克服传统DDS设计中的很多不足,从而设计开发出性能优良DDS系统。     

基于Fuzzy-DDS的超声换能器频率自动跟踪系统

针对传统超声频率跟踪系统锁相范围窄,电源启动或负载突变时易失锁等缺点,提出了一种将数字模糊控制器和数字频率直接合成(DDS)相结合的复合频率跟踪策略,对其设计方法、工作原理进行阐述。实验结果表明,运用该种控制方法的超声系统具有频率跟踪速度快,跟踪准确的优点,实现了系统的稳定、高效运行,提高了换能器的效率。     

基于DDS的单脉冲体制雷达目标模拟的实现

目标模拟器可以辅助雷达系统进行整机调试并帮助进行操作培训。利用DDS芯片AD9857设计了一种单脉冲体制雷达的目标模拟器。通过数字交汇技术将模拟目标和雷达扫描波束进行交汇,计算出DDS芯片的控制参数。通过DDS芯片直接产生两路所需的中频信号,提出利用连续波校准和波形存储技术,解决差波束正负号确定的问题。在某雷达调试过程...     

Xilinx DDS IP 核在2FSK调制解调器FPGA设计中的应用

针对利用FPGA进行2FSK系统的设计问题,通过复用高性能的Xilinx IP Core,选择相位抖动、泰勒级数纠正等方法改进输出频率特性,构建了关键的DDS电路模块。按相互协调方式分别进行了调制、解调部分的设计实现和主要模块编程,仿真表明完全满足工作要求,方法简便且系统性能可调控,较利用传统方法或DDS电路模块实现该系统节约FPGA资源,极大提高设计效率。     

基于DSP和DDS的高精度频率信号源实现

介绍了一种基于DSP和DDS的高精度频率信号源的软硬件实现方案。利用DSP芯片TMS320VC5402控制DDS芯片AD9852，可以产生一个分辨率高、转换速度快、输出频谱纯的信号，且具有调幅、调相、线性及非线性调频功能。文中主要介绍了AD9852与DSP的硬件接口设计、整个系统的软件编程及设计中的一些注意事项。