Tiger SHARC DSP在雷达信号处理中的应用

ADSP Tiger SHARC 101S数字处理器是美国Analog Device公司最新推出的定／浮点信号处理器，该处理器对大的信号处理任务和通信结构进行了专门的优化，能够方便实现多片并行处理系统扩展。介绍了Tiger SHARC DSP芯片的主要特点，并用多片Tiger SHARC DSP芯片构成了一个典型的通用雷达信号处理系统，估计了系统的运算量，讨论了DSP复位波形的要求以及与CPLD配置芯片的关系，说明了DSP的电源供电和功耗的计算方法。该系统具有结构灵活、可编程性好、可扩展性强的特点。     

实时跟踪系统中的DSP软件优化方法

TI的TMS320C6x系列DSP具有独特的甚长指令字（VLIW）结构,DSP软件的执行效率在某种程度上决定了硬件功能的实现。在用DSP进行实时跟踪系统的设计时,软件的执行效率将直接影响整个系统的实时性。笔者归纳了基于DSP的实时跟踪系统中软件优化的方法,包括DSP关键字和内联函数的使用、数据打包处理、软件流水线以及编译器选项的设定。采用这些方法对DSP软件进行优化,解决了系统的弱实时性问题,同时也提高了整个系统的可靠性。     

ADSP Tiger SHARC 101S在基于最小二乘恒模算法中的应用

对ADSP Tiger SHARC 101S的在最小二乘恒模算法中的应用进行了研究。首先介绍了最小二乘恒模算法基本原理和权值迭代公式，然后介绍了ADSP Tiger SHARC 101S芯片的基本结构特征和他强大的功能，并简单描述了其相应开发软件Visual DSP^ 3．0的功能及使用方法．给出了最小二乘恒模算法实现波束合成的具体流程图，在经过Matlab软件成功进行仿真模拟之后用Visual DSP^ 3.0设计了DSP程序，用C语言嵌套部分汇鳊语言的形式实现了用ADSP Tiger SHARC 101S进行迭代求权向量的过程。     

多模4G宽带芯片组

Odyssey 8500拥有Wavesat的4G引擎，为一独特的可编程架构，可发展Mobile WiMAX Wave 2及其他技术，包括WiFi、XG-PHS，并能衔接至未来的4G技术，例如LTE（Long Term Evolution）。基于多重超低功耗DSP的独特架构，能极大化功率效率，     

新一代Tiger SHARC结构的ADSP-TS101及其应用

ADSP-TS101是AD公司新一代Tiger SHARC结构的高性能定／浮点数字信号处理器，以其卓越的性能可广泛应用于医疗图像、声纳系统、通信、军事、航空、自动控制、仪表、雷达等领域。本文介绍ADSP-TS101的应用特点、主要性能及芯片内部的系统结构和功能框图，并着重给出多片ADSP-TS101在雷达信号处理方面的典型应用，最后说明了DSP的电源供电和功耗的计算方法。     

FLASH存储器与ADSP-TS101的接口电路设计及应用

ADSP Tiger SHARC系列是AD公司最新推出的高性能定／浮点数字信号处理器。本文结合ST公司的FLASH存储器SST39VF040，介绍Tiger SHARCTS101对FLASH存储器的操作方法，设计了TS101与FLASH存储器之间的接口电路和有关软件缩程。他可以在ADI公司提供的集成开发环境Visual DSP下，通过JTAG接口实现对FLASH存储器的读写访问；或者实现在TS101执行程序过程中对FLASH存储器进行直接访问。     

TMS320DSP处理器在塔康导航设备信号处理中的应用

实时数字信号处理技术的核心是数字信号处理器。本文探讨了TMS320DSP 数字信号处理器在处理机载塔康实时信号方面的应用及实时测量方位、距离的原理、方法和途径。TMS320DSP具有先进的内部数据结构。用强大的数据处理能力去处理机载塔康复杂的信号格式，是一个很好的应用。     

交换机也能控制网络

伴随着信息技术发展的日新月异，很多单位为了迎合信息发展潮流，纷纷组建了属于自己单位的内部网络，单位员工在日常的办公过程中充分利用内网网络，进行共享资源传输、网络打印操作、访问内部站点等，这大大提高了员工们日常的办公效率。     

嵌入式Flash CISC/DSP微处理器的研究与实现

本文研究一种新的既具有微控制器功能,又有增强DSP功能的高性能微处理器的实现架构.在统一的增强CISC指令集下,我们将基于哈佛和寄存器-寄存器结构的微处理器模块和单周期乘法/累加器、桶形移位寄存器、无开销循环及跳转硬件支持模块、硬件地址产生器等DSP功能模块以及嵌入式Flash Memory和指令队列缓冲器有机的集成起来,在统一架构下通过单核实现CISC/DSP微处理器,有效地提高了处理器的性能.该微处理器采用0.35μm CMOS工艺实现,芯片面积为25mm².在80M工作频率下,动态功耗为425mW,峰值数据处理能力可达80MIPS.该处理器核可满足片上系统(SOC)对高性能处理器的需求.     

基于数字相关算法的动平衡测试系统的研究

针对大型旋转机械动平衡，从数字相关算法的角度深入地研究了多路动平衡测试仪器的信号处理算法在数字信号处理器（DSP）上的实现问题。充分利用DSP内部资源，开发了以DSP为核心的严格同步八通道数据采集系统，通过信号处理可以准确地从通频振动信号中提取出基频信号的幅值和相位，文中给出了具体软件处理思想和流程。     

基于DSP-FPGA的通用数字信号处理模块的设计

充分利用现代大规模集成电路和雷达数字信号处理技术,结合FPGA和DSP芯片的特点,详细介绍了运用多个DSP和FPGA来构成通用数字信号处理模块的一种设计方法。运用该模块构建的机载雷达信号处理系统具有架构灵活、可编程性好、可扩展性强及可靠性高等特点。     

基于DSP＋MCU的列车滚动轴承故障诊断系统设计与应用

基于DSP＋MCU的列车滚动轴承故障诊断系统充分利用了DSP和MCU的信号处理和控制能力,提高了系统的数据处理效率。实验结果表明,该系统通过Hilbert变换法提取出包络信号,利用小波奇异性检测进行故障诊断,取得了很好的效果。     

苹果电脑公司发售第二百万个Mac OS X Mac操作系统

6月6日．苹果电脑公司在其全球开发商大会（WWDC）上宣布，计划在明年此时交付使用Intel微处理器的Macintosh电脑，并到2007年底完成所有Mac电脑向Intel微处理器的过渡。苹果电脑公司首席执行官Steve Jobs还在这个3，800多人出席的开发者大会上进行了主题演讲，预演了Mac OS X Tiger操作系统在一个基于Intel架构的Mac电脑上的运行状况，同时，苹果电脑公司还宣布了一个开发者过渡工具套装，里面包括苹果演示版软件以及基于Intel架构的Mac开发系统，使他们开发的软件在基于PowerPC架构和Intel架构的苹果电脑上都能够运行。     

2．7V低驱动电压热敏打印头

德州仪器（TI）推出三款基于TMS320C67x DSP系列的新型浮点DSP，基于C67x DSP的新内核具有高效C语言效率，其VLIW架构显著提高应用性能。TMS320C6722、TMS320C6726与TMS320C6727 DSP的性价比高达每美元130MFLOPS。TI针对音频质量及性价比至关重要的高品质音频应用创建了C672x器件。TI通过C672x浮点器件实现了多方面的优化创新，并且为了充分满足市场需求，这些器件具备与全系列C67x DSP产品的代码兼容性。     

一种16位定点式DSP核的设计及Modelsim仿真验证

为提高DSP的工作效率,设计了一种4级流水线的16位定点式DSP核.分别从系统及关键模块设计两个方面,介绍了DSP核的具体设计方法,着重分析了流水线的实现方案及DSP核的指令流与数据流,给出了DSP核的完整设计方案.最后给出DSP核支持的指令集,并基于Modelsim仿真环境对指令集进行验证.结果表明,该DSP核能够正确执行各条指令,最高时钟频率为12.5MHz,可在单个机器周期内完成高速运算.     

基于面向对象技术的作战仿真数据库系统设计

作战仿真数据库中所包含的数据信息量大、数据结构复杂,如何设计一个结构合理、使用方便、效率较高的数据库成为了作战仿真系统开发的一个难点。根据作战仿真数据库中数据的特性,讨论了采用面向对象技术来设计开发作战仿真数据库系统的可能性,并以军用车辆类的设计架构为例,按照面向对象技术开发数据库的流程步骤进行了较为详细的说明。     

注入式雷达信号仿真技术

对注入式雷达脉冲模拟器的技术特点和实现方法进行了研究,给出了比幅测向体制注入式雷达射频脉冲的数学仿真模型及其在Tiger SHARC TS101 DSP上的实现,为提高仿真的实时性提出了一种有一定精确度、实时性较好的算法。     

通信网络架构的分析与设计

如何提高通信网络的传输效率，是很多专家和学者研究的问题，本文在通信网络架构发展的基础上，结合目前我国网络架构设计的现状，对通信网络架构的设计的方法，进行了深入的研究，希望能给实际的网络架构设计工作，提供一定的参考。     

基于ADSP-TS201的混合汇编优化方法

正1.引言ADSP-TS201是ADI公司推出的新一代高性能浮点DSP,如何在有限的时间内采用编程语言进行进行算法实现并使程序效率尽量满足实时性要求是一项值得研究的问题。目前在DSP平台上,编程多是混合使用汇编语言和C语言的,汇编语言简洁高效,能够直接操作DSP的内部寄存器、存储空间、外设,但可读性、可修改性、可移植性较差;而C语言是一种较为高效的高级语言,在可读性、可移植性方面优于汇编指     

一种通用DSP单端口指令Cache设计

在一款采用改进HARVARD总线结构的通用DSP中，通过设置一个小型指令CACHE来缓解流水线上的资源冲突。它采用两路组相连结构，仅在流水线上发生资源冲突时才会被访问。出于减小CACHE的面积和功耗考虑，该CACHE采用了单地址端口的设计，也就意味着在同一时钟周期内，CACHE只能完成一次读或写的操作。当读写请求同时发生的时候，必须采用一定的优先策略。本文结合DSP的结构特点，对一些优先策略进行了分析．最后对比了各种策略所付出的代价以及在一些benchmark下的性能．从结果可以看出，通过采取某些策略．诙单端口指令CACHE可以获得与双端口CACHE几乎相同的命中率．