基于FPGA的基带码发生器设计

设计一个基于FPGA的基带信号码发生器。首先简要介绍了单极性非归零码、双极性非归零码、单极性归零码、双极性归零码、差分码、交替极性码、分相码、传号反转码等8种基带码的基本特点,然后根据码型转换原理设计发生器模块。程序采用VHDL进行描述,并用Modelsim软件仿真实现所有功能,最后将功能集成到FPGA上,产生的基带码稳定、可靠,可满足不同数字基带系统传输需要。     

基于FPGA技术的曼彻斯特编码器设计

本文在FPGA技术的基础上进行曼彻斯特编码器的设计研究,能够更好地利用曼彻斯特码这一数字基带信号传输码,从曼彻斯特码的帧结构出发,应用fpga技术设计完成曼彻斯特编码器,并且确保该编码器有着复位、同步制的生产功能。     

基于FPGA的FFT处理器的设计与仿真

针对电网存在较大谐波误差和不对称误差的情况,运用频域FFT算法,设计实现了电力实时参数监测用FFT处理器.处理器采用按频率抽取的基-2算法,分级流水线以及定点运算结构,由6个功能模块组成.整个设计基于Verilog HDL语言进行模块化设计,采用FPGA作为逻辑控制器,并运用QuartusⅡ工具进行了综合仿真.仿真结果表明处理器达到了高精度电力参数监测的要求,对电网谐波分析与经济运行具有实用价值.     

基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。     

基于FPGA实现的数字钟设计

为了提高开发的效率,缩短其开发的时间,设计师逐渐转向可编程逻辑器件的开发。文章介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时,首先用VHDL语言编写各个功能模块,分别在QuartusⅡ开发环境下编译、仿真,然后再用顶层文件将各功能模块连接起来,最后在实验箱上进行测试,证实该设计方法切实可行。     

基于FPGA的HDB3码编译码器的设计

在实际的数字基带通信系统中,为使信息在基带信道中顺利传输,必须选择合适的基带信号,HDB3基带信号是常选信号之一.针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VHDL语言,在Quartus Ⅱ的环境中,实现HDB3数字基带信号的编码、译码器.本文主要分析NRZ(单极性不归零码)码与HDB3码(三阶高密度双极性码)之间的转换原理,并介绍用FPGA(现场可编程阵列)完成编译码器的设计思路.     

一种LDPC码的构造及其编码器的FPGA实现

本文研究了一种构造奇偶校验矩阵H的新方法,通过这种方法构造的H不含有短长度的圈.本文同时提出了一种相对高效的LDPC码的编码方法,这种基于循环移位矩阵的准循环LDPC码的设计方法既有较好的性能又有实际应用中可接受的编码复杂度.整个设计使用Verilog语言描述,并在Altera公司的Stratix器件上实现验证.     

基于FPGA的可配置IIC总线接口设计

针对传统IIC总线接口的FPGA设计可重用性不高的问题,提出了一种基于FPGA的可配置IIC总线接口设计方案。该方案采用同步有限状态机设计方法和硬件描述语言Verilog HDL, 对IIC总线的数据传输时序进行模块化设计,采用Signal Tap II对设计模块进行仿真验证。实验结果表明,该设计接口作为一种主控制器接口,可实现与具有IIC总线接口的从机器件100kb/s和400kb/s的可靠数据传输。该方案具有可重用度高、可配置性强、控制灵活等优点,并已成功运用于工程实践中。     

基于ITU-T G.984的GPON系统FPGA设计

针对ITU-T G.984相关协议较复杂、实现难度大、涉及面广,GPON系统FPGA设计过程中采用分层的设计方法。MAC层为GPON系统的核心层,基于通用成帧协议的TC层可封装多种业务,研究了TC层协议和TC层帧结构,针对成帧子层提出了模块化设计方案。在Quartus Ⅱ环境下,以Arria GX EP1AGX60DF780C6为目标器件,通过硬件描述语言Verilog HDL语言,完成了MAC层的FPGA实现和整体仿真。     

基于可编程逻辑器件（FPGA）为核心的PS/2接口键盘的输入输出电路的设计

以现场可编程逻辑器件（FPGA）为核心的PS/2接口键盘的输入输出电路实验来了解多模显示器在 VGA上的内容。利用QuartusⅡ软件编写verilog HDL硬件描述语言程序以实现数码管循环显示学号以及根据键盘切换输出波形并在VGA上显示。本设计主要以程序为核心,硬件电路的搭建使用DEO板,将程序顶层文件里定义的输入输出端口与DEO板上的管脚进行相应的配置,外设是一个与实验箱通过PS/2接口相连的键盘和VGA接口相连的显示屏。当系统上电后,DEO板上的数码管会循环显示学号后四位;按下键盘上的按键,VGA上会显示当前温度和时间以及学生姓名。通过实验来了解多模式显示器在VGA上显示不同的内容。     

基于FPGA的数字基带信号源设计

本文提出并实现了一种基于现场可编程门阵列FPGA的通用数字基带信号源实验演示系统。该系统采用正交调制方式,利用m序列作为信息源,星座映射后进行脉冲成形滤波,最终输出数字基带波形。教学实践表明,该综合实验演示系统可加强学生对数字基带的星座映射和成形滤波等概念的理解,为进一步学习数字通信理论奠定了基础。     

一种基于FPGA的信号发生器的设计方法

介绍了一种基于FPGA(Field-Programmable Gate Array)的信号发生器的设计方法,应用VHDL及QuartusⅡ软件所提供的原理图输入设计功能,结合DDS(Direct Digital Frequency Synthesis)直接数字合成技术加以实现一个可应用于数字系统开发或者实验所使用的信号发生器,它具有结构简单,性能稳定,结构灵活的特点。     

基于FPGA的DDS信号发生器设计

介绍基于DDS的信号发生器工作原理和设计过程,并对关键模块及外围电路进行了仿真和误差分析.经功能验证和分析测试,达到了预定的各项技术指标.旨在建立一种以FPGA为核心,功能可裁剪、波形任意调整的高性能信号发生器设计方法.采用该设计法将有效地降低开发成本,提高设计效率,并具有一定的工程指导意义和实用价值.     

基于FPGA动态信号产生器设计

主要介绍了研制动态5 MHz信号产生器的背景及利用FPGA实现动态5 MHz信号产生器的原理和方法。介绍了所应用的DDS基本原理,说明了信号发生器的内部结构和软件流程。给出了信号产生器关键参数的计算方法。简要介绍了器件选择依据,最后给出了仿真波形。通过试验,验证设计达到了预期目的,充分显示了DDS与FPGA相结合的好处。     

JTIDS传输符号产生模块的FPGA设计

根据公开的关于Link16数据链的信息标准并结合对战术数据链的具体要求,设计 了一种JTIDS传输符号产生模块,该模块包含RS编码、交织、CCSK软扩频、CCSK码字加密等 若干子模块。首先介绍了Link16数据链传输符号的产生原理,对其各个子处理模块进行了设 计并提出了硬件实现方案,然后在Quartus II环境下选择Cyclone II系列的EP2C8Q208C8 FP GA芯片进行了JTIDS传输符号产生模块的系统级综合与仿真,并在该芯片的开发板上进行了 验证,硬件成品可用于JTIDS终端功能测试与评估等多种场合。     

CDMA2000基带信号发生器的FPGA+DSP实现

提出了基带信号发生器中CDMA2000无线传输技术的下行链路基带处理方案，给出了其数字基带处理原理框图，并详细介绍了设计过程中涉及的各种CDMA关键技术及其软硬件实施方案。     

一种基于FPGA的正弦波信号发生器的设计

现代测试领域中,经常需要信号发生器提供多种多样的的测试信号去检验实际电路中存在的设计问题。传统的信号发生器多采用模拟电路搭建。以正弦波信号发生器为例,结合DDS直接数字合成技术,基于FP-GA设计其他外围电路构成正弦波信号发生器。相比传统的模拟信号发生器,该电路具有设计简单,升级容易,波形稳定等特点。     

基于FPGA的VGA显示函数信号发生器设计

提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的高精度视频图形阵列(Video Graphics Array,VGA)个性化显示函数信号发生器的整体设计方案.通过对传统信号发生器进行改进,再利用先进的直接数字式频率合成器(Direct Digital Synthesizer,DDS)波形发生理论,获得了较理想的信号输出.本设计充分发挥了FPGA大逻辑门容量、超高精准时钟的特点.在软件编程过程中扩展了VGA个性化显示、参数掉电存储等功能.硬件电路则主要采用超高精准度的DAC902U芯片和7阶的椭圆低通滤波器,以求达到最佳的模拟信号输出效果.     

基于FPGA的巴克码发生器与识别器的设计

文章先介绍了巴克码的特点与巴克码识别器的原理,接着在MAX+plusⅡ 10.0软件平台上,用VHDL语言设计了7位巴克码发生器与识别器,并对其进行了编译和时序仿真,最后又配置到可编程逻辑器件EP1K30TC144-3进行了验证。测试结果表明了该设计的有效性。