数字频率计的设计与实现

本文介绍了一种基于AT89C51单片机的数字频率计。该数字频率计利用单片机内部的定时/计数器,配合相应的前置信号处理电路、外围接口电路以及相应的软件可完成待测周期信号的频率测量。     

简易数字频率计的设计与分析

本设计以新型单片机ＡＴ８９Ｃ５２为核心，充分利用ＡＴ８９Ｃ５２中三个可编程定时／计数器，采用测量Ｎ个信号波形周期的算法，实现了频率、周期的高精度测量。     

用单片机实现高精度数字频率计

基于高精度恒误差测频率及测周期原理，采用Lattice在系统可编程的ispLSI器件进行硬件电路设计。通过各项实测结果表明，高精度恒误差测频率及测周期原理是正确的、合理的。     

CPLD数字频率计系统的研究与设计

CPLD是PLD的家族成员之一,它比一般的PLD具有更高的集成度、良好的工作可靠性和稳定性.用CPLD作频率计数字电路的核心部件,可简化频率计的硬件电路,提高系统的工作速度,节约设计与制造成本.文中介绍了用CPLD设计制作十进制数字频率计系统的方法.     

多功能数字频率计的设计与研究

为精准测量信号频率等参数,设计了一种以STC89C52RC单片机为控制核心、由三极管3DG120、施密特触发器74HC14和分频器74HC4040等构成信号处理电路,可以测量信号频率、周期、脉冲宽度等参数的多功能数字频率计。该频率计通过RS232串口将单片机测量的数据传送至上位机,利用上位机软件集中显示所测信号的频率、周期、脉宽、占空比等各参数测量值并描绘出所测信号波形,给出了单元模块设计电路和配套的软件设计,并提出小信号测量时抗干扰的一些办法。实验表明,系统结构简单,是对电子计数器多功能和多用途的扩展型设计和研究,频率测量误差低于0.1%,达到设计技术指标,具有良好的人机交互性,其中信号频率测量范围为1～50 MHz,可测小信号,幅值低于0.5 mV,能满足实际测量要求。     

基于EDA技术的数字频率计设计方法

介绍一种基于大规模可编程逻辑器件的频率计设计,该设计采用"自顶向下"的设计方法,先进行顶层原理图设计,再进行底层各模块VHDL程序设计,并通过波形仿真和实验箱下载验证设计结果。     

基于VHDL语言的数字频率计的设计与仿真

介绍了一种采用VHDL语言设计数字频率计的方法,利用测周法和测频法相结合的原理,对传统的频率计进行了改进,实现了0Hz-1MHz的频率测量范围,并且给出了仿真结果．仿真结果表明,该频率计具有体积小、测量精度高、可靠性好等特点,同时可以通过修改程序达到扩大测量范围的目的．     

ispLSI1016器件在数字频率计中的应用

介绍了用在系统可编程逻辑器件ispLSI1016实现数字频率计的方法,论述了用EDA设计软件ispEXPERT System进行自顸向下的系统设计技术,分析了电路设计中需要注意的问题及产生误差的原因。     

基于VHDL语言的数字频率计的设计与仿真

介绍了一种采用VHDL语言设计数字频率计的方法,利用测周法和测频法相结合的原理,对传统的频率计进行了改进,实现了0 Hz~1 MHz的频率测量范围,并且给出了仿真结果.仿真结果表明,该频率计具有体积小、测量精度高、可靠性好等特点,同时可以通过修改程序达到扩大测量范围的目的.     

用AT89C52实现智能型频率计

以单片机AT89C52为核心,设计了一种频率计,从硬件电路和软件程序两方面详细介绍了这种频率计的工作原理及技术关键,实验表明测试精度极高,希望对科研、教学、制造业有所帮助.     

基于FPGA的频率计电路设计

本文介绍了数字频率计设计的基本原理,对频率计所采用各种硬件除法进行了比较,提出了倍频计数法测量数字高频的实现方案,并给出了频率计设计的硬件电路原理和软件实现,结果表明这种方法实现了频率计的高速和高精度。     

基于AGC的等精度数字频率计设计

为了改善工业控制中对频率计的测量精度不高和测量带宽不大的问题,依据等精度测量技术,利用单片机STM32F103VET6、FPGA及自增益控制电路(AGC)设计了一款数字频率计,该频率计可以测量信号频率、周期、时间间隔以及占空比等参数.经实测表明,该频率计具有测量精度高、测量带宽大等优点,具有良好的实用价值.     

基于CPLD直接测频法的数字频率计设计

基于直接测频法原理,利用CPLD可编程器件EP1K50QC208-3设计了数字频率计.数字频率计主要有主板及显示两大模块.软件部分采用VHDL硬件描述语言进行设计,最后实现在LED数码管上显示频率为1~999 999 Hz的数字频率计.该设计方法与传统的测周期法系统相比,具有测频精度高、速度快、范围宽等优点.     

用FPGA设计数字式频率计

采用 Altera公司的 MAX PL US 软件设计了一个信号频率测定计 ,将编译的软件利用下载电缆经计算机并口到 FPGA实验仪上进行了硬件仿真检验 .该频率测定计测定频率范围为 1 Hz～ 1 MHz,采用 6位数码管显示 ,可满足测量精度要求 .     

智能频率计的研究与设计

传统的测量方式采用纯硬件电路进行测量,存在投入成本高、速度慢、占用空间过大等缺点.基于单片机的频率测量方式利用单片机内部的定时/计数器完成信号频率的测量,目前主流的频率测量法有测频法和测周法两大类,这两类方法相比于纯硬件电路测频更加节约成本、节省空间,并且测量速度更快.二者均由简单的频率定义设计,理论上存在一定误差,不...     

薹于片上可编程举统的频率计望计

本文介绍了一种应用可编程片上系统设计高精度数字频率计的具体方案,应用单芯片实现高精度测频的目标。文中还介绍了PSoC系统开发设计的基本方法。     

用8031单片机构成的10Hz～10MHz的频率计

本文介绍了一种用8031单片机控制的宽频域,高精度频率计。它运用单片机强大的运算能力,克服了一般数字频率计在低频段精度不高的缺点;采用频率自动分段技术,可自动实现频段间切换,提高响应速度。     

基于单片机AT89C52的频率计的设计

在电子技术中,频率作为电子电工学中的一个重要参数,对频率的测量就显尤为重要。系统应用单片机的数学运算和控制功能,采用单片机AT89C52作为核心器件,采用模块化布局,设计一个数字化频率计,该系统实现了测量量程的自动切换,既满足测量精度的要求,又满足系统反应时间的要求,系统具有体积小、成本低、可靠性高、测频范围宽等优点。     

基于单片机的数字电子钟及其实现

本设计基于单片机技术原理,以芯片STC89C52作为核心控制器,通过硬件电路的制作及软件程序的编制,设计制作了一种多功能数字时钟系统。利用1602液晶同时显示日期、星期和时间,并且可以对其进行设置。同时利用数模转换芯片DAC0832在示波器上可实现同步显示时钟;12 h/24 h显示模式间进行切换;整点闹铃、整点报时功能;多组闹钟秒表设计等功能。     

高频数字接收机的研究和实现

主要介绍了高频（HF）数字接收机的原理和标准调幅信号（AM）、单边带信号（SSB）、调频信号（FM）的数字解调算法,同时介绍了使用DSP实现高频（HF）数字接收机的关键技术,最后给出样机的测试结果,各项性能指标达到设计要求。