34ns256k DRAM

文章叙述256K×1位MOS动态RAM,该存贮器采用MoSi_2栅工艺制作,并备有冗余单元,以改进成品率。RAM的典型CAS存取时间为34ns,有效功耗170mW(在5V Vcc和260ns周期时间下)。 高速工作是两个有贡献的因素作用的结果。一个因素是在应用MoSi_2栅工艺技术。一般为了欧姆/□的MoSi_2低薄层电阻减少     

256k NMOS DRAM

本文将论述一种具有4个选定芯片结构的选择数据I/O缓冲器和10MHz并联或50MHz串联数据转换的80ns256k金属栅DRAM。 采用具有25nm单元和32nm栅氧化的N沟二层金属栅工艺制造出了存贮器芯片(图1)。它是用     

具有检查冗余解码能力的256k DRAM

本文将描述一个具有8个冗余行和8行冗余列的256k位MOSD RAM。用备用译码器中的TaSi_2与激光束的连接来激励冗余行和列。冗余码仅占整个芯片面积的3％。     

MN41256型256k DRAM

半导体存贮器集成度的提高是惊人的,随着每位单价的下降,市场对集成度提高的要求愈来愈强烈。作为1981年开始大量生产的64k位动态RAM(64kDRAM)的下一代产品的256kDRAM现已达到     

μPD41256 256k DRAM

一九八○年以来,各公司在国际固体电路会议上发表了256k动态随机存储器(DRAM)样品。大量生产256k是否有可能,首先要推断出它的芯片尺寸。如果采用300密尔的双列直插式封装,长边就为9mm、短边就在5mm以下,最大芯片面积只能是45mm~2左右。另外,还受芯片成本的限制。每块大圆片上的芯片数与芯片面积成反比。决定芯片好坏的缺陷在每块单位面积的缺陷密度相同的情况下则与芯片面积成正比。因     

采用双层A1工艺的90ns 256k×1位DRAM

在象256k DRAM这样的较高密度的RAM中,由较大的管芯尺寸引起的较低成品率需要应用一种或者能够减小管芯尺寸,或者能够提供冗余特性的技术。 采用双层A1结构已经得到了一种芯片面积很小的256kDRAM(34mm~2)。这种DRAM采用1.3μm最小设计规     

冗余结构256k DRAM的生产测试和修整

冗余设计技术具有较大地提高产品成品率的潜力。其结果是降低了硅片生产达到要求的装配产量所需要的成本。考虑到一条256kDRAM硅片生产的成本将近5千万美元,而冗余技术典型地能提高产品成品率1.5-5倍,节省的潜力是很大的。     

256k DRAM及树脂封装技术

近年来,树脂封装的LSI的可靠性得到大幅度提高,不论民用还是工业用几乎有90％的LSI是采用树脂封装的。日本的电电公社报导,关于树脂封装的16k、64kDRAM,经过12,000小时的长期实验,结果证明树脂封装材料在实际使用条件下可以期待20年以上的寿命,失效率也大致与陶瓷封装相等可能是60FIT。     

夏普的LH21256型256k DRAM

最近,从半导制造技术的发展到器件应用技术的提高,乃至美国新生产的半导体产品,均特以动态存贮器器件为代表例子进行了一些讨论。但本文所介绍的是夏普的LH21256器件,它是以262,144字×1位构成的动态RAM,采用改进的N沟MOS工艺技术研制成的(请见照片1)。     

富士通MB81256型256k DRAM

256k DRAM研制背景 自从1970年1k位器件开始被研制出来后,MOS DRAM的集成密度大约以每3年增长4倍的速度不断发展。实现这样高的速度原因,是由于器件的高可靠性化和批量生产使成本降低,而且需要量大这两大因素促成的。特别是在16k位器件时代中,世界上     

英特尔公司研制的51C256型/51C259型256k DRAM

引言 近年来,动态随机存取存贮器(DRAM)的用途发生了急骤地变化,而且,需求量也在不断增加。大部分DRAM在微型计算机闻世之前,主要用于主帧计算机,而在这个领域中,由于DRAM的低功耗、高密度、低成本等优点,克服了使用困难这一缺点。系统设计工作者根据这几方面的因素,在     

存取速度高达35ns的DRAM

日立公司开始出售的HM571000JP系列1MbDRAM,最大存取时间为35ns。由于应用了1.3μmBi-CMOS技术,其速度可与目前的1.3μm SRAM媲美。此系列有三种类型:35ns,40ns和45ns。据     

具有可变电阻负载的256k CMOS SRAM

在SRAM中,较小的单元面积和高速操作以及低功耗是达到成功发展的关键设计指标。本文将描述一种使用可变电阻负载和脉冲字线技术的256k(32k×8位)静态RAM,通过消除对内部时钟的静态RAM予充电时间来获得快速存取时间。这还使写周期中的功耗惊人地减少。一种具有多晶硅化物地线(V线)的存贮单元已经研制成功,产生的单元面积小于100μ~2。     

莫托洛拉公司MCM6256/MCM6257型256k DRAM

前言 本文以半字节方式功能的MCM6257型(照片1)存储器为中心,详细地介绍了莫托洛拉公司制造的256k位动态随机存取存储器。MCM6257型动态RAM与带有页码方式功能的MCM6255型动态RAM的芯片结构基本上是相同的,在制造中两者的掩模版可互换使用。     

周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

小于100ns的256KDRAM

本章将描述用单层多晶硅或双层多晶硅,低阻多层互连及2微米工艺技术制造的256k×1动态RAM,也将讨论容错技术,半字节模式和超前于RAS的CAS刷新选择。     

三菱电机公司的M5M4256/M54257型256k DRAM

作为超大规模集成电路时代的中间产品-64k DRAM的生产自开始以来已历经四年,随着其生产技术的成熟,各供给元件的厂家及用户,正在开展引人注目的正式超LS1256k DRAM的研究工作。人们认为,256k产品将是4k(有22引线18引线)以来标准品所使用的16引线管壳所能容纳的最终DRAM产品,组装密度是目前64k产品的4倍。     

256Mbit DRAM用的新掩模修正技术

日本电气公司开发和设计贴近的蚀刻图形,掩模修正技术可用于制造下一代256Mbit DRAM上.该法与以往使用的修正方法有所不同,这次研制成自动掩模修正程序能够适用于任意的掩模图形上.使用该程序,实际上可曝光的尺寸达     

制造256M DRAM器件的新布线技术

<正>在集成电路中,多层布线一般应用溅射铝膜加工而成,但在较高的集成度情况下,在很细的线条内,却会因通过高的电流密度而引起接触孔上铝层的退化和断裂。1991年11月美国《Semiconductor International》杂志介绍了日本日立公司研制的新的高熔金属钨(熔点3380℃)代替铝作为多层布线金属的方法,解决了这一问题。钨除了熔点高以外,稳定性亦佳,电流密度     

一种速度低于100ns的256kDRAM

动态随机存取存贮器(DRAM)不仅在密度方面一直在提高,而且在实现高速度方面也在提高。由于三层多晶硅技术和增压高电平时钟发生器电路的使用,一种管芯面积为34.1mm~2、速度低于100ns的DRAM已经获得。这种器件能够以一个CAS时钟的15ns存取时间的半节型工作,并且也能够用CAS先于RAS的时序刷新。