共查询到18条相似文献,搜索用时 125 毫秒
1.
采用0.18μm Si RFCMOS工艺设计了应用于s波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3.3V电源电压下,发射前端工作电流为85mA,输出ldB压缩点为5.0dBm,射频输出在2~3.5GHz频带内电压增益为6.3~9.2dB,噪声系数小于14.5dB;接收前端工作电流为50mA,输入1dB压缩点为-5.6dBm,射频输入在2~3.5GHz频带内电压增益为12—14.5dB,噪声系数小于11dB;所有端口电压驻波比均小于1.8:芯片面积1.8×2.6mm0。 相似文献
2.
介绍了一种应用于IEEE802.11b/g无线局域网接收机射频前端的设计。基于直接下变频的系统架构。接收机集成了低噪声放大器、I/Q下变频器、去直流偏移滤波器、基带放大器和信道选择滤波器。电路采用TSMC0.18μm CMOS工艺设计,工作在2.4GHz ISM(工业、科学和医疗)频段,实现的低噪声放大器噪声系数为0.84dB,增益为16dB,S11低于-15dB,功耗为13mW;I/Q下变频器电压增益为2dB,输入1dB压缩点为-1 dBm,噪声系数为13dB,功耗低于10mw。整个接收机射频前端仿真得到的噪声系数为3.5dB,IIP3为-8dBm,IP2大于30dBm,电压增益为31dB,功耗为32mW。 相似文献
3.
设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。 相似文献
4.
《半导体学报》2005,26(9)
实现了一个应用于IEEE 802.11b无线局域网系统的2.4GHz CMOS单片收发机射频前端,它的接收机和发射机都采用了性能优良的超外差结构.该射频前端由五个模块组成:低噪声放大器、下变频器、上变频器、末前级和LO缓冲器.除了下变频器的输出采用了开漏级输出外,各模块的输入、输出端都在片匹配到50Ω.该射频前端已经采用0.18μm CMOS工艺实现.当低噪声放大器和下变频器直接级联时,测量到的噪声系数约为5.2dB,功率增益为12.5dB,输入1dB压缩点约为-18dBm,输入三阶交调点约为-7dBm.当上变频器和末前级直接级联时,测量到的噪声系数约为12.4dB,功率增益约为23.8dB,输出1dB压缩点约为1.5dBm,输出三阶交调点约为16dBm.接收机射频前端和发射机射频前端都采用1.8V电源,消耗的电流分别为13.6和27.6mA. 相似文献
5.
设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm(5dB增益),7dBm(8dB增益)。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。 相似文献
6.
设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW. 相似文献
7.
基于0.18tm RF CMOS工艺,采用低中频系统结构,设计了一款可应用于全球定位导航系统(GPS) L1频段和北斗二代(BD2) B1频段的低噪声卫星导航接收机的射频模拟前端芯片.该前端包括低噪声放大器、无源混频器、中频放大器、复数带通滤波器和数控可变增益放大器.其中低噪声放大器采用电流舵技术,与无源混频器一起,提高了射频前端的1 dB压缩点输入功率(Pi(1dB)),有效地改善了系统的线性度.测试结果显示,在GPS L1频点,系统的最大增益107.2 dB,噪声系数达到1.8 dB,动态增益66 dB,镜像抑制比约为39.54 dB,Pi(1dB)为-41 dBm,电源为1.8V时,消耗电流16 mA,芯片面积1.7 mm×0.8 mm. 相似文献
8.
9.
分析了一种射频COMS共源-共栅低噪声放大器的设计电路,采用TSMC 90nm低功耗工艺实现。仿真结果表明:在5.6GHz工作频率,电压增益约为18.5dB;噪声系数为1.78dB;增益1dB压缩点为-21.72dBm;输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。 相似文献
10.
采用0.18 μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的噪声优化技术.电路仿真结果表明:在2.4 GHz频段电路线性增益为15.4 dB,噪声系数为2.3 dB,1 dB压缩点为-12.5 dBm,IIP3为-4.7 dBm;5.2 GHz频段线性增益为12.5 dB,噪声系数为2.9 dB,1 dB压缩点为-11.3 dBm,IIP3为-5.5 dBm. 相似文献
11.
3.1~10.6GHz超宽带低噪声放大器的设计 总被引:1,自引:0,他引:1
基于SIMC0.18μmRFCMOS工艺技术,设计了可用于3.1—10.6GHzMB—OFDM超宽带接收机射频前端的CMOS低噪声放大器(LNA)。该LNA采用三级结构:第一级是共栅放大器,主要用来进行输入端的匹配;第二级是共源共栅放大器,用来在低频段提供较高的增益;第三级依然为共源共栅结构,用来在高频段提供较高的增益,从而补偿整个频带的增益使得增益平坦度更好。仿真结果表明:在电源电压为1.8v的条件下,所设计的LNA在3.1~10.6GHz的频带范围内增益(521)为20dB左右,具有很好的增益平坦性f±0.4dB),回波损耗S11、S22均小于-10dB,噪声系数为4.5dB左右,IIP3为-5dBm,PIdB为0dBm。 相似文献
12.
设计了一种全集成CMOS数字电视调谐器(DTV tuner)射频前端电路.该电路采用二次变频低中频结构,集成了低噪声放大器、上变频混频器、下变频混频器等模块.芯片采用0.18μm CMOS工艺实现,测试结果表明,在50~860MHz频率范围内,射频前端能够实现很好的输入阻抗匹配,并且总的增益变化范围达到20dB.其中,在最大增益模式下,电压增益为+33dB,单边带噪声系数(SSB NF)为9.6dB,输入参考三阶交调点(ⅡP3)为-11Bm;在最小增益模式下,电压增益为+14dB,单边带噪声系数为28dB,输入参考三阶交调点为+8dBm.射频前端电路面积为1.04mm×0.98mm,工作电压为1.8V,消耗电流为30mA. 相似文献
13.
本文展示了一种新型的CMOS宽带射频前端芯片。它由低噪声跨到放大器(LNTA)和内嵌了可编程的离散时间滤波器的射频直接采样混频器(DSM)组成。第一级的LNTA具有0.5到6GHz的带宽,宽带输入匹配以及低噪声的特性。DSM之后的内嵌滤波器工作在离散时间电荷域,可以根据始终频率控制中频带宽,同时滤除混叠和干扰信号。测试结果显示,在0.5到6GHz的带宽内,噪声系数均低于7dB。在2.4GHz处,转换增益为12.6dB,IP1dB为-7.5dBm。该芯片所占面积为0.23mm2,消耗14mA直流电流。 相似文献
14.
A 2.7-V 900-MHz CMOS LNA and mixer 总被引:4,自引:0,他引:4
A CMOS low-noise amplifier (LNA) and a mixer for RF front-end applications are described. A current reuse technique is described that increases amplifier transconductance for the LNA and mixer without increasing power dissipation, compared to standard topologies. At 900 MHz, the LNA minimum noise figure (NF) is 1.9 dB, input third-order intercept point (IIP3) is -3.2 dBm and forward gain is 15.6 dB. With a 1-GHz local oscillator (LO) and a 900-MHz RF input, the mixer minimum double sideband noise figure (DSB NF) is 5.8 dB, IIP3 is -4.1 dBm, and power conversion gain is 8.8 dB. The LNA and mixer, respectively, consume 20 mW and 7 mW from a 2.7 V power supply. The active areas of the LNA and mixer are 0.7 mm×0.4 mm and 0.7 mm×0.2 mm, respectively. The prototypes were fabricated in a 0.5-μm CMOS process 相似文献
15.
An RF front-end IC containing a low-noise amplifier and mixer is described. On-chip temperature and supply-voltage compensation is used to stabilize circuit performance. Realized in a BiCMOS process, the circuit consumes 13.0-mA total current from a 5-V supply. The amplifier gain at 900 MHz is 16 dB, the noise figure is 2.2 dB, and the input third-order intermodulation intercept is -10 dBm. The mixer input third-order intermodulation intercept is +6 dBm with 15.8 dB noise figure 相似文献
16.
文章利用安捷伦公司的ADS仿真软件,设计了一款应用于GNSS接收机射频前端的Gilbert混频器芯片,它的工作电压都为3.3V,中频输出口外接负载为800Ω,具有面积小、噪声系数低的特点。通过优化设计,在频率从1~1.6GHz的范围内,获得了超过15dB的转换增益,以及4dB的噪声系数,输入1dB增益压缩点(P-1dB)为-17dBm,功耗为29mW。 相似文献
17.
We design a highly linear CMOS RF receiver front-end operating in the 5 GHz band using the modified derivative superposition (DS) method with one- or two-tuned inductors in the low noise amplifier (LNA) and mixer. This method can be used to adjust the magnitude and phase of the third-order currents at output, and thus ensure that they cancel each other out. We characterize the two front-ends by the third-order input intercept point (IIP3), voltage conversion gain, and a noise figure based on the TSMC 0.18 μm RF CMOS process. Our simulation results suggest that the front-end with one-tuned inductor in the mixer supports linearization with the DS method, which only sacrifices 1.9 dB of IIP3 while the other performance parameters are improved. Furthermore, the front-end with two-tuned inductors requires a precise optimum design point, because it has to adjust two inductances simultaneously for optimization. If the inductances have deviated from the optimum design point, the front-end with two-tuned inductors has worse IIP3 characteristic than the front-end with one-tuned inductor. With two-tuned inductors, the front-end has an IIP3 of 5.3 dBm with a noise figure (NF) of 4.7 dB and a voltage conversion gain of 23.1 dB. The front-end with one-tuned inductor has an IIP3 of 3.4 dBm with an NF of 4.4 dB and a voltage conversion gain of 24.5 dB. There is a power consumption of 9.2 mA from a 1.5 V supply. 相似文献
18.
A CMOS wideband front-end IC is demonstrated in this paper.It consists of a low noise transconductance amplifier(LNTA) and a direct RF sampling mixer(DSM) with embedded programmable discrete-time filtering.The LNTA has the features of 0.5-6 GHz wideband,wideband input matching and low noise.The embedded filter following the DSM operates in discrete-time charge domain,filtering the aliasing signals and interferences while controlling the IF bandwidth according to the clock frequency.The measured NF of the front-end was below 7 dB throughout the whole band from 0.5 to 6 GHz.It shows a conversion gain of 12.6 dB and IP1dB of-7.5 dBm at 2.4 GHz.It occupies a chip area of 0.23 mm2 and consumes 14 mA DC current. 相似文献